用單片機和CPLD實(shí)現步進(jìn)電機的控制

　　是一種將脈沖信號轉換成角位移的伺服執行器件。其特點(diǎn)是結構簡(jiǎn)單、運行可靠、控制方便。尤其是步距值不受電壓、溫度的變化的影響、誤差不會(huì )長(cháng)期積累，這給實(shí)際的應用帶來(lái)了很大的方便。它廣泛用于消費類(lèi)產(chǎn)品(打印機、照相機)、工業(yè)控制(數控機床、工業(yè)機器人)、醫療器械等機電產(chǎn)品中。

　　通常的步進(jìn)電機控制方法是采用CPU(PC機、等)配合專(zhuān)用的步進(jìn)電機驅動(dòng)控制器來(lái)實(shí)現，這存在成本較高、各個(gè)環(huán)節搭配不便(不同類(lèi)的電機必須要相應的驅動(dòng)控制器與之配對)等問(wèn)題。

　　器件具有速度快、功耗低、保密性好、程序設計靈活、抗干擾能力強、與外圍電路接口方便等特點(diǎn)，越來(lái)越多的應用于各種工控、測量、儀器儀表等方面。同時(shí)單片機非常適合應用于需要復雜的控制算法的場(chǎng)合。因此本設計采用的方法是：用單片機采集現場(chǎng)信號后計算出步進(jìn)電機運轉所需的控制信息后，再傳給CPLD，CPLD把接收到的信息轉換成步進(jìn)電機實(shí)際的控制信號(運轉方向、運轉速度)輸出給電機的驅動(dòng)電路。這樣的好處是單片機與CPLD各行其是。單片機可以專(zhuān)注于處理輸入信號與輸出信息之間的轉換等復雜的算法.不必占用過(guò)多的CPU資源去直接控制電機，也減小了由此引入干擾的可能性;CPLD只需把單片機傳送過(guò)來(lái)的信息轉換成電機的控制信號。這樣就發(fā)揮了單片機和CPLD兩者的優(yōu)點(diǎn)。

　　1 步進(jìn)電機原理簡(jiǎn)介

　　通常電機的轉子為永磁體，當電流流過(guò)定子繞組時(shí)，定子繞組產(chǎn)生一矢量磁場(chǎng)。該磁場(chǎng)會(huì )帶動(dòng)轉子旋轉一角度，使得轉子的一對磁場(chǎng)方向與定子的磁場(chǎng)方向一致。當定子的矢量磁場(chǎng)旋轉一個(gè)角度。轉子也隨著(zhù)該磁場(chǎng)轉一個(gè)角度。每輸入一個(gè)電脈沖，電動(dòng)機轉動(dòng)一個(gè)角度前進(jìn)一步。它輸出的角位移與輸入的脈沖數成正比、轉速與脈沖頻率成正比。改變繞組通電的順序，電機就會(huì )反轉。所以可用控制脈沖數量、頻率及電動(dòng)機各相繞組的通電順序來(lái)控制步進(jìn)電機的轉動(dòng)。

　　我們使用的單極四相步進(jìn)電機為例。其結構如圖1：

　　四個(gè)繞組引出四相(相A1相A2相B1相B2)和兩個(gè)公共線(xiàn)(接到電源的正機)。把繞組的某一相接到電源的地線(xiàn)。這樣該繞組就會(huì )受到激勵。我們采用四相八拍的控制方式，即1相與2相交替導通，這樣可提高分辨率。每一步可轉0.9°控制電機正轉的勵磁順序如下表：

　　若要求電機反轉，將勵磁信號倒過(guò)來(lái)傳送即可。

　　2 步進(jìn)電機控制方案

　　控制系統的框圖如下

　　本方案采用AT89S51作為主控制器件。它與AT89C51兼容，同時(shí)還增加了SPI接口和看門(mén)狗模塊，這不但使程序調試變得方便而且也使程序運行更加穩定。在方案中該單片機主要實(shí)現現場(chǎng)信號的采集并計算出步進(jìn)電機運轉的方向和速度信息。然后傳送給CPLD。

　　CPLD采用EPM7128SLC84-15，EPM7128是可編程的大規模邏輯器件，為ALTERA公司的MAX7000系列產(chǎn)品。具有高阻抗、電可擦等特點(diǎn)，可用單元為2500個(gè)，工作電壓為+5V。CPLD接收到單片機發(fā)送過(guò)來(lái)的信息后，轉換成對應的控制信號輸出給步進(jìn)電機驅動(dòng)器。驅動(dòng)器則把控制信號處理后輸入電機繞組，實(shí)現了電機的有效控制。

　　2.1 電機驅動(dòng)器硬件結構

　　電機的驅動(dòng)器采用如下電路：

　　其中R1-R8的電阻值為320Ω。R9-R12的電阻值為2.2KΩ。Q1-Q4為達林頓管D401A，Q5-Q8為S8550。J1、J2與步進(jìn)電機的六條引線(xiàn)相連

　　2.2 CPLD硬件電路的設計

　　使用CPLD器件使電路的設計變得十分簡(jiǎn)潔。我們只需要把CPLD的I/O腳引出來(lái)， 接上相應的外圍器件就可以了。CPLD與專(zhuān)用數字芯片(如74SC164等)的一個(gè)重要區別是其I/O 口的功能可任意在軟件上設定，這樣在硬件設計中便可只用考慮電源線(xiàn)與地線(xiàn)的分布。以減小高頻電流噪聲對數據傳輸的影響。

　　在設計CPLD電路時(shí)，電源、時(shí)鐘以及I/O與目標芯片都可通過(guò)接插件進(jìn)行連接。最后在管腳鎖定的時(shí)候把CPLD的I/O分別與單片機和電機電路部分相連就可以了，這樣使電路的安裝調試變得更加簡(jiǎn)便。

　　2.3 控制的實(shí)現

　　由于篇幅的限制。在此只討論單片機與CPLD邏輯接口部分以及CPLD中控制信號的產(chǎn)生部分。

　　首先說(shuō)明單片機和CPLD邏輯接口的問(wèn)題。AT89S51與EPM7128SLC84的I/O電壓都為5V。所以它們的I/O可以直接連接。無(wú)需增加額外的電路。如果使用的是I/O電壓為3.3V的可編程邏輯器件，則需要考慮邏輯接口這個(gè)問(wèn)題。

　　同時(shí)通過(guò)時(shí)序分析. 我們可以知道該系統中EPM7128SLC84的輸入信號建立時(shí)間Ts=8ns。也就是說(shuō)輸入CPLD的信號必須持續8ns以上才能夠被CPLD識別。單片機如采用12MHZ的晶振，則信號的改變時(shí)間為微秒級，完全滿(mǎn)足這個(gè)條件。