FSL總線(xiàn)IP核及其在MicoBlaze系統中的應用
加入技術(shù)交流群
引 言
本文引用地址：http://dyxdggzs.com/article/83481.htm隨著(zhù)半導體制造工藝的發(fā)展，以FPGA(現場(chǎng)可編程門(mén)陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加，使得可編程技術(shù)很自然地就與系統芯片集成技術(shù)(SoC)的結合日益緊密，并逐步成為可配置平臺技術(shù)(configurable platform)的主流。
目前，各主要PLD廠(chǎng)商基于FPGA的可配置平臺雖然大都采用“微處理器十可編程邏輯”的架構，但在開(kāi)發(fā)基于FPGA的嵌入式系統時(shí)，卻采用了各自不同的方式來(lái)整合處理器系統與片上的其他邏輯資源(大多數以用戶(hù)IP核形式出現)。MicroBlaze軟核處理器是Xilinx公司為其FPGA器件開(kāi)發(fā)的，其特有的FSL(Fast Simplex Link，快速單向鏈路)總線(xiàn)，可以實(shí)現用戶(hù)IP核與軟核處理器的高速連接，為設計者提供了一條解決這類(lèi)問(wèn)題的途徑。
1 MicroBlaze軟核處理器
1.1 概 述
MicroBlaze是基于Xilinx公司FPGA的微處理器軟IP核。它采用RISC架構和哈佛結構的32位指令和數據總線(xiàn)，內部有32個(gè)32位寬度的通用寄存器；在150 MHz的時(shí)鐘頻率下，最高可達到125 DMIPS的處理性能，其邏輯結構如圖1所示(圖中省略了指令側的同類(lèi)接口)。使用Xilinx公司提供的EDK(嵌入式系統開(kāi)發(fā)套件)，可以在參數化的圖形界面下方便地完成嵌入式軟處理器系統的設計。其突出的優(yōu)點(diǎn)，一是設計靈活性；二是可以整合用戶(hù)自定義IP核，使得算法可以在硬件中并行地執行而不是在軟件中串行執行，從而極大地加速軟件的執行速度，即所謂的硬件加速。
1.2 MicroBlaze軟核總線(xiàn)接口
MicroBlaze軟處理器核具有豐富的接口資源。目前，最新版本的MicroBlaze軟核支持的接口標準有：
◆帶字節允許的OPB(On-chip Peripheral Bus，片上外設總線(xiàn))V2.0接口；
◆高速的LMB(Local Memory Bus，本地存儲器總線(xiàn))接口；
◆FSL 主從設備接口；
◆XCL(Xilinx Cache Link，Xilinx緩存鏈路)接口；
◆與MDM(微處理器調試模塊)連接的調試接口。
OPB是對IBM Core Connect片上總線(xiàn)標準的部分實(shí)現，適用于將IP核作為外設連接到MicroBlaze系統中。LMB用于實(shí)現對片上的blockRAM的高速訪(fǎng)問(wèn)。 FSL是MicroBlaze軟核特有的一個(gè)基于FIFO的單向鏈路，可以實(shí)現用戶(hù)自定義IP核與MicroBlaze內部通用寄存器的直接相連；而 XCL則是MicroBlaze軟核新增加的，用于實(shí)現對片外存儲器的高速訪(fǎng)問(wèn)。MicroBlaze軟核還有專(zhuān)門(mén)的調試接口，通過(guò)參數設置，開(kāi)發(fā)人員可以只使用特定應用所需要的處理器特性。
1.3 MicroBIaze系統的硬件加速
將用戶(hù)IP核整合到基于MicroBlaze的嵌入式軟核處理器系統中，通常有兩種方法：一種方法是將IP核連接到OPB總線(xiàn)；第二種方法就是將用戶(hù)IP連接到MicroBlaze專(zhuān)用的FSL總線(xiàn)上。OPB與FSL比較如表1所列。
注：①數據分別來(lái)自opb_v20和FSL_v20數據手冊；
?、谠摂祿窃诳偩€(xiàn)配置為1主2從情況下得到的；
?、墼摂祿icroBlaze軟核而言。
從表1可見(jiàn)，盡管OPB和FSL都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但其特點(diǎn)決定了分工是不同的：OPB 總線(xiàn)適用于將低速和低性能要求的設備連接到MicroBlaze系統中；而FSL總線(xiàn)則適用于將時(shí)間要求高的用戶(hù)自定義IP核整合到基于 MicroBlaze的軟核系統中，以實(shí)現硬件加速。
2 FSL總線(xiàn)
2.1 FSL總線(xiàn)接口
FSL總線(xiàn)是一個(gè)基于FIFO的單向點(diǎn)對點(diǎn)通信總線(xiàn)，主要用于FPGA的兩個(gè)模塊問(wèn)進(jìn)行快速的通信。FSL總線(xiàn)IP核結構如圖2所示，FSL接口的I/O信號如表2所列。
該接口的主要特點(diǎn)：
◆單向的點(diǎn)對點(diǎn)通信；
◆非共享的無(wú)仲裁通信機制；
◆支持控制位與數據分離的通信；
◆基于FIFO的通信模式；
◆可配置的數據寬度；
◆高速的通信性能(獨立運行達到600 MHz)。
評論