FSL總線(xiàn)IP核及其在MicoBlaze系統中的應用

　　4 FSL總線(xiàn)應用實(shí)例
  
　　在下面的實(shí)例中，嘗試通過(guò)FSL總線(xiàn)技術(shù)，將實(shí)現特定函數功能的用戶(hù)自定義IP核整合到MicroBlaze軟核系統中，以實(shí)現硬件加速的目的。這里以一個(gè)矢量漢字(vector font)還原功能的硬件模塊的整合為例，說(shuō)明FSL總線(xiàn)的應用過(guò)程。所使用的開(kāi)發(fā)平臺是Memec Insight公司生產(chǎn)的Virtex—II系列的MicroBlaze開(kāi)發(fā)板，板上采用的FPGA器件為Virtex—II 1000，系統時(shí)鐘為100 MHz，開(kāi)發(fā)工具為Xilinx公司的EDK 6.3及ISE 6.3。

　　4.1 FSL總線(xiàn)應用方案

　　如圖5所示，vectOr_font核通過(guò)FSL_Code-與FSL_Lattice兩條FSL總線(xiàn)與MicroBlaze軟核直接相連。

　　對于FSL_Code總線(xiàn)，MicroBlaze核是主設備，而vector_font核是從設備。這樣MicroBlaze可以通過(guò) FSL_Code總線(xiàn)向vectOr_font核發(fā)送漢字的區位碼(或者其他格式的漢字編碼，由使用的矢量字庫和還原算法決定)以及漢字的屬性信息(如字體、大小等)。
  
　　對于FSL_Lattice總線(xiàn)則正好相反。vector font 核作為主設備可以通過(guò)它向MicroBlaze核發(fā)送經(jīng)過(guò)還原處理后的漢字點(diǎn)陣數據以及漢字點(diǎn)陣尺寸信息(用于將點(diǎn)陣數據在顯存中組織成正確的顯示格式)。

　　4.2 數據傳輸指令與控制位指令的應用
  
　　FSL 提供的獨立于數據傳輸的控制位可以用來(lái)對正在傳輸中的數據進(jìn)行標記。為了區分區位碼數據與漢字屬性數據，以及點(diǎn)陣數據與漢字點(diǎn)陣尺寸數據。 MicroBlaze分別通過(guò)FSL的數據傳輸指令和控制位傳輸指令來(lái)發(fā)送漢字的區位碼和漢字屬性信息，接收點(diǎn)陣數據和漢字點(diǎn)陣尺寸信息。對應的實(shí)現代碼如下：
  
　　//使用非阻塞的數據寫(xiě)函數向FSL總線(xiàn)寫(xiě)入漢字區位碼Microblaze_nbwrite_datatsl(code,O)
　　//使用非阻塞的控制位寫(xiě)函數向FSL總線(xiàn)寫(xiě)入漢字屬性信息maicroblaze_cnbwrite_cnlfsl(attibute，O)
　　//使用非阻塞的數據讀函數從FSL總線(xiàn)讀取漢字點(diǎn)陣數據microblaze_nbread_datafsl(1attice[i]，O)
　　//使用非阻塞的控制位讀函數從FSL總線(xiàn)讀取漢字點(diǎn)陣尺寸信息microblaze_cnbread_cnlfsl(size，O)
  
　　代碼中用到的與FSL有關(guān)函數的定義，都在include目錄下的mb_inteRFace．h文件中。其中，各函數的第二個(gè)參數代表進(jìn)行讀寫(xiě)操作的 FSL總線(xiàn)接口的編號，對應Mi—croBlaze軟核的8對FSL接口。該參數的取值范圍從0到7。本例中,MicroBlaze只使用了一對FSL接口，故而值為0。

　　4.3 實(shí)現步驟
  
　　首先，在Base System Wizard中設計圖5虛線(xiàn)框中所示的一個(gè)簡(jiǎn)單的MicroBlaze嵌入式處理器系統。然后，在XPS集成開(kāi)發(fā)環(huán)境下完成用戶(hù)自定義IP核(本例中即 vectoz__font核)的添加、Microblaze核FSL接口的添加(設置參數C_FSL_LINKS=1)，同時(shí)添加兩個(gè)FSL總線(xiàn)IP核，分別用于實(shí)現FSL_Code和FSL_Lattice總線(xiàn)。另外，將兩個(gè)FSL總線(xiàn)IP核的參數C_USE_CONTROL置為1，以打開(kāi)FSL總線(xiàn)的控制位傳輸功能。所有這些改動(dòng)，最后都會(huì )被更新到MES文件中。這樣，硬件平臺生成工具platgen就可以根據它生成所需要的FPGA配置文件了。
  
　　硬件的實(shí)現完成后，進(jìn)行相應軟件參數的設置，如將系統標準輸入輸出設備指向UART模塊等。然后，用庫生成工具libgen，根據MSS(系統軟件描述文件)文件，將所需外設函數庫的頭文件添加進(jìn)工程中。

　　通過(guò)調用這些函數，可以操作和控制這些外設。通過(guò)Tool項里的build命令，調用mb—gcc：編譯工具，將編寫(xiě)的應用程序編譯成ELF文件，再用 updatebitstrcam命令將程序代碼對應的RAM初始化數據添加到前面生成的FPGA配置文件中，生成最終的bit配置文件。最后，使用 download命令將bit文件下載到目標板中。

　　以上就是整個(gè)FSL應用實(shí)例設計的實(shí)現過(guò)程。本例只是為了說(shuō)明FSL總線(xiàn)的使用。實(shí)際應用中，還可以根據具體情況通過(guò)FSL，將更多的用戶(hù)自定義IP核(如DCT、FFT等)添加到．MicroBlaze軟核系統中去。

　　結 語(yǔ)
  
　　在嵌入式系統的開(kāi)發(fā)中，人們一直希望能夠有一個(gè)滿(mǎn)足自己需要的“定制”的嵌入式處理器，而不是手頭大量存在的通用微處理器。但是，直接將用戶(hù)自定義IP 核添加到處理器核中，不僅受到處理器原架構的束縛，還有可能降低處理器的性能(處理器工作頻率)；而通過(guò)與內部寄存器直接相連的FSL接口，用戶(hù)自定義 IP可以在不破壞處理器原有結構的情況下，緊密地與MicroB- laze軟核結合在一起。這樣，即使關(guān)鍵路徑覆蓋了用戶(hù)IP 核，由于它在處理器內核之外，也不會(huì )導致處理器時(shí)鐘頻率的降低。
  
　　通過(guò)對FSL總線(xiàn)的分析以及上述實(shí)例的驗證，證明了在基于 MicroBlaze的SoC 系統設計中，一方面可以針對具體應用進(jìn)行“量體裁衣”式的設計；另一方面，利用其專(zhuān)用的FSL總線(xiàn)接口技術(shù)，實(shí)現嵌入式軟處理器系統與用戶(hù)自定義邏輯的整合，從而在不提高系統主頻的前提下，通過(guò)部分函數功能的硬件實(shí)現來(lái)提升系統的性能。