基于FPGA和RTOS的嵌入式碼流分析設計方案
——
作者：高堅、李毓麟 上海交通大學(xué)
時(shí)間：2008-05-29
來(lái)源：電子工程專(zhuān)輯
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
如果采用DVB_ASI接口，也可以通過(guò)Altera提供的IP核來(lái)實(shí)現串/并和并/串轉換。所以，原則上除去傳輸變壓器和保護電路無(wú)需其他接口邏輯芯片。DVB標準的輸入接口有ASI和SPI兩種，兩者的定義和標準不盡相同。針對輸入接口的不同需要對輸入信號進(jìn)行調整和統一。要從ASI接口的信息中提取TS碼流同步信號，調整信號脈沖的占空比使ASI的輸出接口信號和SPI的相類(lèi)似。另外，ASI接口輸出有平滑和突發(fā)2種數據串數模式。為了滿(mǎn)足突發(fā)模式的工作需要，可以將FPGA片內的RAM BLOCK定義成FIFO進(jìn)行高速緩存，使接口滿(mǎn)足不同速率的突發(fā)輸入，最高應該可以滿(mǎn)足27MHz并行突發(fā)方式(ASI接口216MHz)的輸入要求。
在FPGA的碼流過(guò)濾邏輯單元部分需要設計一些重要的硬件控制模塊。MPEG2標準規定了各壓縮級別TS碼流的速率。經(jīng)過(guò)TS碼流復用后實(shí)際應用中傳輸的串行碼流速率可能>200MHz。因此考慮到NIOS的工作主頻和加載操作系統后的實(shí)際工作效率，我們需要將輸入碼流降低后輸入分析系統。故而硬件中設計多種硬件觸發(fā)機制和硬件過(guò)濾器來(lái)滿(mǎn)足這種需求。
根據ETR290的標準定義，碼流分析功能不是并行處理的模式，而是有先后次序的相對關(guān)系。根據不同的優(yōu)先級，先完成同步和連續性的分析，然后提取PSI信息，最后根據解析后的PSI信息對不同PID的節目TS流進(jìn)行解碼，分析詳細的PES流信息。輸入信息量的控制可以通過(guò)軟件控制的方式實(shí)現。FPGA過(guò)濾邏輯設計了各種TS流的PID過(guò)濾器，將這些豐富的PID過(guò)濾器有機地組合在一起?？刂颇K可以通過(guò)寫(xiě)入命令來(lái)控制這些PID過(guò)濾器的工作方式和組合結構。
根據分析流程控制要求，當分析不同的信息部分時(shí)控制模塊可以按需要發(fā)送命令改變硬件組合，保證輸入的碼流只與當前分析工作有關(guān)。這樣可以完成對輸入碼流流量的控制而不影響完成設計要求。當然，這樣設計是以犧牲分析實(shí)時(shí)性為代價(jià)的平衡措施，但是獲得的好處也是可預見(jiàn)的。
Altera公司的FPGA上提供了純軟件設計的CPU內核NIOS模塊。針對該內核Altera同時(shí)提供了相應的編譯器和調試工具。在NIOS內核上我們可以移植一個(gè)小的操作系統。在這個(gè)實(shí)時(shí)操作系統上實(shí)現多任務(wù)調度和復雜的計算。該公司還提供用于FPGA設計的其他功能模塊如：UART、TIMER等。軟件支持方面提供了在NIOS內核上工作的TCP/IP協(xié)議等。
這些資源很方便的滿(mǎn)足了設計要求，利用它們實(shí)現分析結果的輸出要求。我們可以根據不同的應用場(chǎng)合選擇采用不同的通訊接口如RS232/RS485、以太網(wǎng)等。同時(shí)，我們可以進(jìn)一步在操作系統上設計SNMP協(xié)議，使碼流分析模塊能夠在網(wǎng)絡(luò )環(huán)境和現有的管理系統進(jìn)行連接。這有利于網(wǎng)絡(luò )管理和控制。同樣，在操作系統上設計簡(jiǎn)單的WEB SERVER功能也是可行的。用戶(hù)通過(guò)瀏覽器可以馬上得到分析結果而無(wú)需安裝任何分析軟件。這些功能設計為用戶(hù)的實(shí)際應用提供了方便，用戶(hù)可以根據不同的現場(chǎng)環(huán)境選擇不同的控制方法。
軟件結構
軟件設計基于一個(gè)實(shí)時(shí)操作系統。目前，有很多商業(yè)化的RTOS供選擇，同時(shí)，也有Altera的第三方開(kāi)發(fā)商提供的可在NIOS上運行的操作系統。本文介紹另外一種完整的嵌入式的實(shí)時(shí)內核μC/OS-II以及應用程序結構。μC/OS-II源代碼絕大部分是用C語(yǔ)言寫(xiě)的，匯編部分只有200行左右。這說(shuō)明該實(shí)時(shí)內核可以方便的移植到幾乎所有的嵌入式應用類(lèi)CPU上。事實(shí)上它已經(jīng)被成功的移植在DSP、16/32位MCU上。通過(guò)針對堆棧指針、出入堆棧管理、中斷控制等匯編的修改，可以將μC/OS-II移植到NIOS的平臺上。如圖3所示，軟件設計基于μC/OS-II操作系統，設計給出了多進(jìn)程設計的軟件設計結構。
下面簡(jiǎn)單分析不同進(jìn)程的主要功能：
1.TS流處理進(jìn)程。該進(jìn)程完成TS輸入，輸出和內存管理的功能。類(lèi)似于通信系統的物理層，面對硬件系統的傳輸控制。一般情況下，完成從FIFO中讀取數據存儲在SRAM的不同部分中，并提交地址指針。同時(shí)將需要輸出的碼流從SRAM中讀取，按要求寫(xiě)入輸出FIFO中。在特殊情況下，根據輸入碼流速率和內存情況，調整輸入數據量。
2.MPEGII系統層分析器。根據MPEG2系統層標準對輸入碼流的PSI信息進(jìn)行分析。對提取的各種表格和PID信息進(jìn)行分類(lèi)存儲。同時(shí)按照SNMP定義的數據結構類(lèi)型重組數據，根據需要刷新數據,將結果提交給ETR290錯誤事件觸發(fā)進(jìn)程。
3.ETR290錯誤監測進(jìn)程。按照ETR290的標準進(jìn)行三個(gè)優(yōu)先級分析和統計。根據系統時(shí)鐘分析實(shí)時(shí)信息如PCR抖動(dòng)延時(shí)，信息插入間隔等。將分析結果的數據存儲成數據結構提交給通信模塊。通過(guò)預先設計的故障模式實(shí)現故障提示和報警。故障模式通過(guò)軟件設定可以是單個(gè)ETR290的錯誤產(chǎn)生一個(gè)報警，也可以是一組錯誤產(chǎn)生一個(gè)報警。太多的錯誤報警會(huì )導致信息堵塞，因此，將相關(guān)的錯誤組合成一個(gè)高級的報警信息將有利于問(wèn)題的判斷。
4.通信服務(wù)進(jìn)程。按照TCP/IP協(xié)議和SNMP協(xié)議完成以太網(wǎng)的傳輸控制設計。數據輸出按照標準的SNMP協(xié)議將統計信息數據庫和分析數據庫輸送到服務(wù)器端。同時(shí)，通過(guò)TCP或UDP協(xié)議進(jìn)行控制命令通信。SNMP傳輸的統計信息數據可以利用外掛的分析軟件進(jìn)行語(yǔ)義分析。不過(guò)要求同時(shí)傳輸硬件本地時(shí)鐘信息作為參考信息。也可以通過(guò)控制臺窗口直接顯示分析數據。一旦在通信服務(wù)中添加WEB SERVER功能，則可通過(guò)瀏覽器在本地直接顯示分析結果。
本文結論
嵌入式的碼流分析設計是完全可行和有效的。目前大部分功能已經(jīng)實(shí)現。FPGA的設計采用VHDL語(yǔ)言結構，分析軟件采用C++語(yǔ)言，RTOS操作系統也可在不同的硬件之間移植；因此，設計可以在不同的硬件平臺上實(shí)現。這為成本的控制留下了靈活的空間。本設計目標不是取代傳統的碼流分析設備，而是作為一種補充。目前設計的實(shí)時(shí)分析能力有限，分析數據刷新在500ms左右。但是，提高FPGA的工作頻率和性能，選用高速SDRAM就可以迅速提高工作性能。所以，性能的提升和功能的擴展都有廣闊的前景。 linux操作系統文章專(zhuān)題:linux操作系統詳解（linux不再難懂）
pid控制相關(guān)文章:pid控制原理
fpga相關(guān)文章:fpga是什么
評論