嵌入式系統中IP協(xié)議用ASIC器件電路設計

　　摘 要： 設計并實(shí)現一個(gè)能完成IP協(xié)議功能的ASIC器件；討論器件的穩定工作條件。任何數字化的工業(yè)設備都可以使用個(gè)IP協(xié)議器件直接連接到基于IP的網(wǎng)絡(luò )中。

　　關(guān)鍵詞：　　IP　ASIC

　　引 言

　　為了實(shí)現網(wǎng)絡(luò )信息處理，嵌入式系統中必須具有強大的網(wǎng)絡(luò )連接功能。嵌入式系統的網(wǎng)絡(luò )連接功能不僅需要傳輸信息，同時(shí)還必須具有相應的信息識別能力，以提高系統的網(wǎng)絡(luò )安全性。

　　近年來(lái)在嵌入式系統和SOC（片上系統）技術(shù)發(fā)展的推動(dòng)下，嵌入IP協(xié)議的微處理器或單片機系統已經(jīng)出現[3]，為嵌入式網(wǎng)絡(luò )技術(shù)的應用奠定了基礎。但對于工業(yè)設備來(lái)說(shuō)，特別對于工業(yè)生產(chǎn)中使用的儀器儀表，采用軟件嵌入IP協(xié)議存在無(wú)法并行處理和成本過(guò)高的缺點(diǎn)。因此，采用硬件實(shí)現IP協(xié)議具有重要的意義。

　　IP硬件電路設計有嵌入處理器和ASIC兩種方法。使用嵌入處理器的方法設計IP協(xié)議時(shí)，需要選擇相應的處理器和附加電路，并根據所嵌入的處理器編制相應軟件實(shí)現IP協(xié)議。這種方法可以采用已有的IP協(xié)議軟件，軟件實(shí)現比較方便。使用ASIC技術(shù)設計IP協(xié)議屬于硬件實(shí)現IP方法，IP協(xié)議的執行全部為硬件執行。這種實(shí)

        現方法具有的優(yōu)點(diǎn)就是IP協(xié)議的執行不受軟件干擾，具有一定的IP協(xié)議層抗干擾能力。ASIC實(shí)現IP協(xié)議實(shí)現的是一個(gè)專(zhuān)用數字硬件電路，只需要通過(guò)相應的控制信號就可以實(shí)現IP協(xié)議的功能，具有比較高的性能價(jià)格比。

　　針對工業(yè)設備對IP協(xié)議的需要，本文設計并實(shí)現了一個(gè)能完成IP協(xié)議功能的ASIC器件。對于工業(yè)控制設備來(lái)說(shuō)，這種器件就是一個(gè)實(shí)現IP功能的專(zhuān)用器件，只要把要發(fā)送的數據傳送給該器件，就可以實(shí)現通信過(guò)程與控制系統并行操作。任何數字化的工業(yè)設備，都可以使用這個(gè)IP協(xié)議器件直接連接到基于IP的網(wǎng)絡(luò )。

　　一、 協(xié)議分析與IP電路結構設計

　　IP協(xié)議的功能，是對來(lái)自上層協(xié)議的數據進(jìn)行打包和解包處理，通過(guò)數據報在一個(gè)個(gè)IP協(xié)議模塊間傳送，直到數據報到達目的模塊[2]?；ヂ?lián)網(wǎng)網(wǎng)絡(luò )中每個(gè)主機和網(wǎng)關(guān)設備上都有IP模塊，數據報在一個(gè)個(gè)模塊間通過(guò)路由處理網(wǎng)絡(luò )地址傳送到目的地址。IPv4的數據報報頭格式如圖1所示。IP在提供網(wǎng)絡(luò )層服務(wù)時(shí)，采用了統一的報頭，以使處于各子網(wǎng)中的IP都能根據報頭對數據作出相應的處理。

　　IP中使用以下4個(gè)關(guān)鍵技術(shù)實(shí)現數據報傳輸：

　　(1）服務(wù)類(lèi)型(ToS)。ToS是一個(gè)數集，代表Internet能夠提供的服務(wù)，用于指定用戶(hù)所希望得到的服務(wù)質(zhì)量。服務(wù)類(lèi)型由網(wǎng)關(guān)使用，可用于特定的網(wǎng)絡(luò )或是用于下一個(gè)要經(jīng)過(guò)的網(wǎng)絡(luò )，也可用于下一個(gè)要對數據報進(jìn)行路由選擇的網(wǎng)關(guān)上選擇實(shí)際傳送的參數。

　　(2）生存時(shí)間(TTL)。生存時(shí)間是用戶(hù)設置的數據報在網(wǎng)絡(luò )傳輸過(guò)程中的保存時(shí)間。生存時(shí)間由發(fā)送者設置，由所經(jīng)過(guò)的路由處理。如果在到達目的節點(diǎn)之前生存時(shí)間已經(jīng)為零，則IP就會(huì )自動(dòng)拋棄此數據報。

　　(3）選項(options)。選項包括時(shí)間戳、安全和特殊路由要求等。對于控制函數來(lái)說(shuō)選項是重要的，但對于通常的通信來(lái)說(shuō)一般沒(méi)有必要。

　　(4）報頭校驗碼(checksum)。設置報頭校驗碼的目的，是保證數據的正確傳輸。如果校驗出錯，IP將拋棄整個(gè)數據報。必須注意，與一般工業(yè)控制系統使用的簡(jiǎn)單通信協(xié)議不同，IP協(xié)議發(fā)現校驗碼出錯后，并不立即通知發(fā)送端，而是放棄剛剛接收到的一段報文，把糾正報文出錯的任務(wù)留給TCP協(xié)議完成。這種方式不僅提高了通信效率，還可以簡(jiǎn)化傳輸質(zhì)量，保證程序。

　　在設計IP協(xié)議ASIC硬件電路中，有幾個(gè)問(wèn)題需要考慮：

　?。?）應用系統的核心處理器，通過(guò)控制信號實(shí)現對IP協(xié)議器件的使用操作，因此，必須考慮如何通過(guò)硬件電路實(shí)現核心處理器與IP硬件電路之間的數據交換。

　?。?）如果IP硬件應用于終端設備（例如工業(yè)控制系統的控制設備）而不是作為交換節點(diǎn)，IP協(xié)議中有關(guān)路由選擇處理的部分可以省略。

　?。?）為保證IP協(xié)議的健壯性，電路設計中必須十分注意電路并行協(xié)議操作中不同電路部分的延時(shí)不均勻問(wèn)題。所有功能電路的延時(shí)不超過(guò)允許范圍，必要時(shí)要犧牲速度，保證協(xié)議操作的正確性。

　?。?）如果每次傳輸的數據量不大（例如作為工業(yè)設備組成的工業(yè)網(wǎng)絡(luò )控制系統），可以不考慮IP協(xié)議中的報文分片處理。應用系統只要使每次發(fā)送的數據長(cháng)度符合一個(gè)IP數據報的長(cháng)度要求，就能正確無(wú)誤地利用IP網(wǎng)絡(luò )傳輸數據。這樣不僅可以簡(jiǎn)化硬件電路，還能節省緩沖存儲器的容量。

　　根據以上討論，IP專(zhuān)用電路的設計，實(shí)際上就是通過(guò)計數器、寄存器、RAM來(lái)實(shí)現外部握手和內部流水線(xiàn)處理電路。由于接收與發(fā)送互相獨立，電路設計中可以把接收和發(fā)送分為兩個(gè)各自獨立的部分。由此，IP協(xié)議ASIC專(zhuān)用電路結構框圖如圖2所示。

　　圖 2 ASIC實(shí)現IP協(xié)議的電路模塊結構 

　　二、 IP協(xié)議ASIC電路握手操作

　　IP協(xié)議器件中，發(fā)送電路的任務(wù)是對要發(fā)送的數據進(jìn)行加IP報頭的處理，再把打好包的IP數據報發(fā)送給MAC層。接收電路的任務(wù)是對接收到的IP報進(jìn)行報頭校驗和拆報處理，最后把數據傳輸給微處理器系統。 

　　設計IP協(xié)議硬件電路，一個(gè)重要的問(wèn)題就是數據報的接收和發(fā)送機制。使用硬件實(shí)現IP協(xié)議的關(guān)鍵有兩個(gè)：一個(gè)是流水線(xiàn)操作，另一個(gè)是數據存儲方式。 

　　流水線(xiàn)操作是指IP協(xié)議的實(shí)現操作采用流水線(xiàn)方式，各操作步驟實(shí)行并行處理。作為網(wǎng)絡(luò )層協(xié)議，IP協(xié)議操作的速度取決于兩個(gè)因素：一個(gè)因素是數據報存儲方式，另一個(gè)因素是MAC層的收發(fā)速度。從IP層所處的位置看，由于IP網(wǎng)絡(luò )的接入網(wǎng)以全雙工方式工作，作為硬件器件的工作時(shí)鐘必須以發(fā)送和接收時(shí)鐘為準。本設計中，以應用系統調用IP協(xié)議信號作為發(fā)送電路操作允許信號，MAC層調用IP協(xié)議信號作為發(fā)送和接收觸發(fā)同步信號，采用同步觸發(fā)時(shí)鐘并行控制的技術(shù)，實(shí)現了IP協(xié)議操作步驟的流水線(xiàn)并行處理。 

　　數據報中數據的存儲可以有兩種方式： 

　?。?） IP

　?。?） 系統RAM方式。這種方式不需要有IP協(xié)議專(zhuān)用RAM，IP協(xié)議硬件通過(guò)握手線(xiàn)使用應用系統或MAC層中的RAM。