瑞薩完成新一代“RX系列”微控制器內核設計
加入技術(shù)交流群
新推出的RX是瑞薩第一個(gè)eXtreme MCU內核系列，將在未來(lái)幾年賦予眾多最終系統出眾的性能和多功能性。隨著(zhù)建立在16位和32位新型CPU基礎上的RX器件面市，瑞薩期待這些產(chǎn)品能加速其MCU業(yè)務(wù)的擴展，并支持公司所倡導的“無(wú)處不在的”網(wǎng)絡(luò )社會(huì )愿景。
今天的嵌入式系統需要采用更先進(jìn)的技術(shù)和更復雜的設計，以支持產(chǎn)品的更高性能和多種功能。因此，隨著(zhù)系統復雜性和程序規模的增加，MCU必須運行得更快和更有效率，以便實(shí)時(shí)執行大型應用程序。
作為全球最大的MCU供應商『注2』，瑞薩擁有廣泛的MCU產(chǎn)品線(xiàn)，包括M16C、H8S、R32C和H8SX系列，可以滿(mǎn)足16位和32位市場(chǎng)需求。正是面對這些主流器件的全球強勁需求，以及尤其是32位市場(chǎng)持續增長(cháng)的市場(chǎng)預測，促使瑞薩在新型架構方面進(jìn)行了必需要的實(shí)質(zhì)性的研發(fā)投資。
新型RX架構實(shí)現了一些重要特性，可以充分滿(mǎn)足公司在2007年5月宣布的以下目標：
1. 最高工作頻率: 200MHz
2. 處理性能（MIPS/MHz）：1.25 MIPS/MHz（Dhrystone v2.1基準)
3. 高代碼效率『注3』：與現有產(chǎn)品相比目標代碼量減少了30%
4. 低功耗: 0.03 mA/MHz
5. 低功耗: 0.03 mA/MHz
采用強大的CISC指令的新型RX架構將提供這些增強的性能，同時(shí)將瑞薩現有的CISC架構統一成單一平臺。新的平臺將兼容現有的CISC產(chǎn)品，有助于客戶(hù)節省投資。瑞薩預計第一款增強型MCU將于2009年第二季度面市，其主要目標市場(chǎng)包括辦公自動(dòng)化、數字消費類(lèi)電子產(chǎn)品和工業(yè)系統。
< RX架構主要特性的其他細節 >
- 快速、高性能CPU——新型架構可實(shí)現200MHz的高速運行，每個(gè)時(shí)鐘周期可以同時(shí)處理更多的指令：Dhrystone v2.1基準測得的結果為1.25MIPS/MHz。
該新型CPU采用了哈佛（Harvard）架構，可以提供獨立的地址和數據通道，有助于實(shí)現一個(gè)周期內的指令執行和數據存取。這種單周期能力已通過(guò)現場(chǎng)使用瑞薩MCU進(jìn)行了測試和驗證。為了確保盡可能高的性能，瑞薩對該架構進(jìn)行了嚴謹的設計和廣泛的測試工作。因此，新型架構通過(guò)對寄存器、指令和地址模式的有效利用而進(jìn)行了充分的優(yōu)化。此外，它還有16個(gè)32位通用寄存器，有助于CPU處理所有可用寄存器的數據和地址。
- 片上浮點(diǎn)單元——為了實(shí)現先進(jìn)的實(shí)時(shí)控制和多媒體應用，RX CPU集成了一些關(guān)鍵功能，如乘、加、除和乘/加算法。它還采用了一個(gè)用來(lái)處理多種數據類(lèi)型的符合IEEE754的32位單精度浮點(diǎn)處理單元（FPU）。該FPU可縮短數據處理任務(wù)、循環(huán)次數所需的數學(xué)計算的計算時(shí)間，以及任何發(fā)生事件的響應時(shí)間，從而提高了實(shí)時(shí)性能。
- 非常高效的代碼利用率——RX CPU內核有4GB的地址空間，可支持包括索引寄存器和后增量寄存器間接等十二種類(lèi)型地址模式。新型CPU內核支持1至9個(gè)字節的字節單元可變長(cháng)度執行指令。它可以將1或2個(gè)字節指令分配給最常用的功能。所有這些增強都可以編譯較小程序存儲空間的應用代碼，從而降低了總系統成本。瑞薩預期，與現有器件相比，新型內核將提高百分之三十以上的代碼效率。
- 低功耗——新開(kāi)發(fā)的將用來(lái)制造RX架構MCU的90 nm工藝是一種低功耗、低漏電技術(shù)。當CPU處于全速運行狀態(tài)時(shí)，邏輯和電路設計的改進(jìn)有助于新型架構在激活模式下實(shí)現0.03mA/MHz或更低的功耗。
- 兼容性和可擴展性——為了向客戶(hù)提供更高性能的MCU或其他可兼容器件的無(wú)縫升級路徑，瑞薩計劃為所有采用RX架構的器件提供一整套開(kāi)發(fā)工具。新的工具鏈有望簡(jiǎn)化系統設計和應用代碼的移植，因此客戶(hù)可以用更少的時(shí)間完成新產(chǎn)品的開(kāi)發(fā)。新的工具鏈包括一個(gè)可保證代碼復用的C編譯器，從而保護了客戶(hù)在H8和M16C系列上的投資。
< 瑞薩科技新型“RX”CPU內核規格 >
項目 |
RX CPU 規格 |
CPU 內核 |
"RX" CISC 類(lèi)型 |
最高工作頻率 |
200MHz |
寄存器 |
32位，16個(gè) |
基本指令 |
87
|
升序模式 |
|
地址空間 |
4GB |
尋址模式 |
12 種類(lèi)型 |
浮點(diǎn)單元 |
IEEE754規范，單精度浮點(diǎn)單元 |
乘法單元 |
高速乘法器單元（32位×32位 -> 64位) |
除法單元 |
高速除法器單元（32位/32位 -> 64位) |
乘加單元 |
高速乘加單元（32位×32位 + 80位 -> 80位) |
MIPS性能(目標) |
超過(guò)1.25 MIPS/MHz (Dhrystone 2.1) |
功耗（目標) |
0.03 mA/MHz 或更低 |
<注釋>
1.CISC代表“復雜指令集計算機”。這種類(lèi)型的CPU架構可通過(guò)采用復雜指令提高控制處理性能和代碼效率。與RISC（精簡(jiǎn)指令集計算機）相比，CISC是一種通過(guò)采用簡(jiǎn)化指令集和高速技術(shù)來(lái)增加數據處理效率的CPU架構。
2.來(lái)源:（2007年3月）Garter Dataquest“2006年全球微控制器廠(chǎng)商收入”GJ07168。
3.代碼效率: 一種程序簡(jiǎn)潔性指數。目標代碼效率越高，存儲程序所需的存儲空間越少。
※本文提及的產(chǎn)品名稱(chēng)、公司名稱(chēng)或商標均為其各自所有者的商標或注冊商標。
評論