CMOS開(kāi)關(guān)電路原理

　　圖1為CMOS模擬開(kāi)關(guān)電路原理圖。它克服了NMOS模擬開(kāi)關(guān)電路R_on雖v_I增大而增大的缺點(diǎn)，擴大輸入信號幅度的范圍；而且可以在CMOS電路基礎上增設輔助電路，消除NMOSFET的襯底效應對R_on的影響。

圖1 CMOS開(kāi)關(guān)電路原理

　　假定控制信號v_c高電平V_CH=V_DD為邏輯“1”，低電平V_CL=-V_ss（取V_ss=V_DD）為邏輯“0”。T₁襯底電壓V_B1=-V_ss，T₂襯底電壓V_B2=V_DD。從圖可知，v_c直接輸送到T₁的柵極，而T₂的柵極電壓是v_c經(jīng)非門(mén)（T₃、T₄組成）倒相后的電壓。當v_c=“1”時(shí)，V_G1=V_DD，V_G2=-V_ss。所以當v_I為接近-V_ss低電平時(shí)，v_GS1=(v_G2-v_I)=(V_DD-v_I)>V_T，T₁完全導通，v_GS2=(v_G2-v_I)=(V_ss-v_I)，即v_GS2<V_T，T₂截止，i_D2=0；反之，當v_I為接近V_DD高電平時(shí)，則T₂完全導通，T₁截止。而當v_c=“0”時(shí)，T₁、T₂均截止。由于開(kāi)關(guān)閉合時(shí)，T₁和T₂并聯(lián)，互相補償，使v_I在-V_ss~V_DD范圍內變化，R_on基本不變。CMOS開(kāi)關(guān)R_on與v_I的關(guān)系如圖2所示。

　　為了消除NMOSFET的襯底調制效應對R_on的不良影響，通常在CMOS開(kāi)關(guān)原理電路基礎上增設輔助電路。如圖3所示CMOS開(kāi)關(guān)電路中，增加了非門(mén)PI₂和T₃~T₅。當v_c=“1”時(shí)，因非門(mén)PI₁、PI₂倒相，T₅截止，v_I經(jīng)T₃、T₄加到T₁襯底B₁上，同時(shí)，v_I又直接加到T₁的源極S₁上，于是v_BS1=0，且與v_I大小無(wú)關(guān)，從而消除了T₁的襯底調制效應。T₂為PMOSFET，雖然v_B2=V_DD，但因PMOSFET的襯底調制效應很小，故v_BS2隨v_I變化對R_on的影響可略。

　　圖1  CMOS開(kāi)關(guān)R_on與v_I的關(guān)系                      圖2  含輔助電路CMOS開(kāi)關(guān)電路