IP技術(shù)的深層次變革

IP技術(shù)的深層次變革
RevoluTionary IP
單個(gè)芯片上晶體管數量的無(wú)休止增加必然導致設計生產(chǎn)率需求的無(wú)休止增加。十分顯然，彌補設計生產(chǎn)率不足，充分利用已有的晶體管技術(shù)，不能單憑自己來(lái)設計每項任務(wù)，唯一的方法是使用可靠的供應商提供的IP，事實(shí)上，它們確實(shí)是完全可以勝任的。
這種情況任何時(shí)候不能立即改變。來(lái)自IBS的最新數據表明：在典型的130nm芯片中，86%非存儲類(lèi)晶體管是可重復使用的，也就是說(shuō)，它們來(lái)自因特網(wǎng)或來(lái)自第三方IP。IBS還預測，對90nm芯片、這個(gè)數字將增加到92%。因此，盡管半導體行業(yè)處處不景氣，IP業(yè)務(wù)卻在持續地增長(cháng)，2004年IP市場(chǎng)增長(cháng)22%，為13億美元；而到2007年，能進(jìn)一步上升至25億美元。
微處理器芯核仍然占據著(zhù)IP市場(chǎng)的最大份額，約為總收益的四分之一。當芯片公司關(guān)注芯核的功利性，利用寶貴的工程資源來(lái)創(chuàng )建自己個(gè)性化SoC設計元件時(shí)，IP的重要性與日俱增。這種趨勢對標準基IP來(lái)說(shuō)也是一個(gè)好的兆頭：設計人員認識到，自己設計PCI Express(PCIe)接口將得不償失，要是生產(chǎn)的接口是屬于子標準的，或更確切地說(shuō)是非標準的，損失更是巨大。
目前，多數出售的標準基IP支持互連，外部總線(xiàn)標準有PCIe、USB2.0、USB OTG、SATA、Ethernet以及IEEE1394/Firewire等，芯片內總線(xiàn)諸如事實(shí)上標準AMBA互連技術(shù)。從設計者的立場(chǎng)，由于標準日趨復雜，需要具備專(zhuān)業(yè)知識，因此使用IP意義重大。業(yè)界已證明十分有效的硅IP可以節省寶貴的時(shí)間和精力，又可避免不必要的風(fēng)險。
不僅如此，由于互連技術(shù)隱含標準的合格性，購買(mǎi)者需擁有一個(gè)功能基準測試程序，用它來(lái)測試標準的質(zhì)量，即是否依從相關(guān)機構制定的標準。這里，標準以及管理標準機構的實(shí)力是關(guān)鍵。例如，USB標識符通過(guò)互操作性推行批量驗收是最有效的。合格性的壓力始于消費者，經(jīng)過(guò)經(jīng)銷(xiāo)商，最終落在IP供應商頭上。成功的標準基IP生產(chǎn)商通常積極參與標準機構的活動(dòng)，以便標準一旦通過(guò)和公布后，能及早地產(chǎn)生IP解決方案。例如PCI-SIG通過(guò)PCIe標準后，Synopsys Desigh Ware PCI Express Endpoint芯核就被列入第一批產(chǎn)品合格的清單中。此外，Dsign Ware PCIe IP可向規范測試卡供電，公司可用該卡來(lái)測試規范的合格性。
表面看來(lái)，進(jìn)入標準基IP領(lǐng)域的門(mén)檻并不高，事實(shí)上，提供這類(lèi)有利可圖的IP是很困難的。提供設計人員期盼的高質(zhì)量和合格的標準需要投入居大的資金，而市場(chǎng)只認可合理的標準基IP價(jià)格。只有具備開(kāi)展這類(lèi)研發(fā)活動(dòng)豐富的資源和工具，以及有廣泛的客戶(hù)基礎來(lái)削減成本的公司，才能在標準基IP市場(chǎng)中取得成功。
標準基領(lǐng)域的IP不限于數字IP和模擬IP。事實(shí)上，　一個(gè)重要的和正在迅速崛起的領(lǐng)域是混合信號物理層（PHY），用于高速串行接口的數字芯核和外部世界的互連。設計人員期待標準接口供應商提供數字和混合信號芯核以及驗證IP（VIP）的完整解決方案。PHY采取在特定工藝技術(shù)中實(shí)施的硬IP形式；而VIP功能塊是經(jīng)過(guò)充分測試的行業(yè)標準總線(xiàn)和規范的模擬模型，用標準和規范的產(chǎn)生和響應來(lái)驗證規范條例的合格性。設計人員需要的正是這種完整的、可重配置的子系統，即多個(gè)IP芯核和片上互連總線(xiàn)，它們組合在一起就有可能讓設計人員在增添自己的個(gè)性化的功能塊后，重新創(chuàng )建可重復使用的專(zhuān)用平臺（圖1）
近代芯片研發(fā)遵循這樣的原則，將一個(gè)簡(jiǎn)單的產(chǎn)品轉化為一系列較復雜的實(shí)施單元過(guò)程。很多設計人員習慣上把驗證任務(wù)看成是第一階段RTL代碼已經(jīng)完成后的事。然而，最成功的實(shí)例表明，驗證應始終貫穿在每一個(gè)研發(fā)階段。VIP塊作為驗證中基準測試程序一部分，和可實(shí)施的IP一樣，能縮短系統驗證時(shí)間，并提高產(chǎn)品的質(zhì)量。因此，當設計人員樂(lè )于使用第三方IP時(shí)，他們開(kāi)始要求，供應商也開(kāi)始提供更高質(zhì)量的、與驗證技術(shù)相結合的IP。
多數旨在A(yíng)SIC設計的設計人員在很多場(chǎng)合是以FPGA實(shí)現ASIC設計的。這就意味著(zhù)，其IP解決方案，包括在功能塊上和子系統/平臺級上，除了支持至ASIC設計的自動(dòng)路徑，還要支持至FPGA的自動(dòng)路徑。不然他們會(huì )發(fā)現，在FPGA中測試的和在A(yíng)SIC中測試的根本不是一回事。同樣，以FPGA為對象的設計人員，如果想確保大批量生產(chǎn)獲得成功，亦應以重新以ASIC為對象進(jìn)行設計。
當前設計人員，為了節省采購時(shí)間，簡(jiǎn)化業(yè)務(wù)合同，減少管理工作量，總想從少數供應商處獲得盡可能多的IP。越來(lái)越多的芯片公司只向少許幾個(gè)可靠的供應商購買(mǎi)整個(gè)IP公文包，讓設計人員迅速而又方便地得到一整套可互操作的IP。事實(shí)上，在這方面供應商和芯片商之間的關(guān)系正在演化成真正的合作伙伴關(guān)系。當IP市場(chǎng)中供應商更加成熟時(shí)，這種聯(lián)盟的威力也影響到IP供應商。IP供應商主要有下列5家：ARM、Rambus、Synopsys，TTPcom和Artisan，每家公司都有自己的優(yōu)勢產(chǎn)品，占據著(zhù)不同的市場(chǎng)份額。
Synopsys最新一項調查表明，當前，超過(guò)20%的設計人員在他們每個(gè)芯片中使用的IP塊不少于6個(gè)。公司想降低風(fēng)險和成本，提高生產(chǎn)率，IP是解決方案的關(guān)鍵部分。但是，為了充分挖掘潛力，設計人員應慎重地選擇標準基IP和外部的“star”IP兩種產(chǎn)品，不僅要詳察其IP質(zhì)量，還要詳察保證質(zhì)量方法、互可操作IP公文包、IP集成在子系統上自動(dòng)化路徑方案，以及設計人員所需的供應商全方位、專(zhuān)業(yè)化的支持能力。（東華）
圖1　創(chuàng )建可重復使用的專(zhuān)用平臺