51單片機I/O口使用經(jīng)驗

    按常規，在51端口（P1、P2、P3）某位用作輸入時(shí)，必須先向對應的鎖存器寫(xiě)入1，使FET截止。一般情況是這樣，也有例外。所謂IO口內部與電源相連的上拉電阻而非一常規線(xiàn)性電阻，實(shí)質(zhì)上，該電阻是由兩個(gè)場(chǎng)效應管并聯(lián)在一起：一個(gè)FET為負載管，其阻值固定；另一個(gè)FET可工作在導通或截止兩種狀態(tài)（姑且叫可變FET）。使其總電阻值變化近似為0或阻值較大（20千歐--40千歐）兩種情況。當和端口鎖存器相連的FET由導通至截止時(shí)，該阻值近似為0，可將引腳快速上拉至高電平；當和鎖存器相連的FET由截止至導通時(shí)，該電阻呈現較大阻值，限制了和端口鎖存器相連的FET的導通電流。  
    51I/O口作為輸入端和外部信號相連有時(shí)必須考慮上述特性，本人在設計LTP1245熱敏打印頭驅動(dòng)板時(shí)，資料上推介熱敏頭“抬頭”和“紙盡”信號由頭中內嵌檢測電路提供，MCU IO口采集該信號時(shí)需加緩沖（如74HC04）。當時(shí)本人認為51IO口上拉電阻為一較大阻值的固定電阻，對 輸入信號無(wú)影響，故未加緩沖電路（為降低成本能省則?。??？傻秸{試PCBA時(shí)發(fā)現，“抬頭”、“紙盡”狀態(tài)變化時(shí)，采集信號只在3.90V--5.10V之間變化,應為低電平時(shí)無(wú)低電平輸出。究其原因，打印頭的“抬頭”、“缺紙”信號輸出為一光敏三極管的集電極輸出，集電極和電源間原有一個(gè)負載電阻，飽和導通設計工作電流僅為450--1100微安，當該集電極直接和MCU IO口某位相連時(shí)，IO口上拉電阻和光敏三極管負載電阻并聯(lián)，當IO口上拉時(shí)，上拉電阻極小致使光敏三極管直流負載線(xiàn)斜率陡然增大，工作狀態(tài)進(jìn)入放大區而非希望的飽和區。當時(shí)在不改硬件的條件下，我幾乎無(wú)計可施，甚至想到了準備燒斷IO口上拉電阻（前兩天我曾發(fā)帖求救怎么燒斷IO口上拉電阻的方法）后來(lái)聽(tīng)網(wǎng)友建議該方法風(fēng)險較大，所以總想用軟件方法解決。  

    后來(lái)我的解決方法是：采樣信號前不是先向對應鎖存器寫(xiě)1，而是先寫(xiě)入0，再寫(xiě)入1，延時(shí)約10毫秒以上，然后再采樣（當然此法只適應于采樣頻率很低的情況）。這樣作的目的是：先寫(xiě)入0迫使IO口上拉電阻先為一較大值，此時(shí)如果外部光敏三極管本來(lái)處于截止狀態(tài)，當完成上述一系列鎖存器的寫(xiě)入過(guò)程后光敏管仍為截止態(tài)，IO口正確采樣到高電平；此時(shí)如果外部光敏三極管基極電流足夠大有容許三極管飽和導通的條件（即基極吸收到充分光強），雖然采樣一開(kāi)始集電極被人為鉗位在低電平，但當下一時(shí)隙和IO口相連的鎖存器被寫(xiě)入1時(shí)，在IO口上拉電阻中的可變FET導通之前，光敏三極管已先進(jìn)入飽和態(tài)而又把引腳鉗位在實(shí)際輸出的低電平，此時(shí)MCU IO口的上拉電阻仍為較大阻值，同時(shí)和原光敏三極管集電極負載電阻并聯(lián)（考慮并聯(lián)后阻值變化，原光敏三極管集電極負載電阻需增大到適當阻值）充當飽和導通后光敏三極管的負載電阻，事實(shí)上，IO口上拉電阻中的可變FET未來(lái)得及導通又被截止了，由此又保證了信號低電平的正確采樣。經(jīng)過(guò)波形測試問(wèn)題得
上拉電阻相關(guān)文章:上拉電阻原理