<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > Altera新版Quartus Prime設計軟件延續了設計性能和效能的領(lǐng)先優(yōu)勢

Altera新版Quartus Prime設計軟件延續了設計性能和效能的領(lǐng)先優(yōu)勢

作者: 時(shí)間:2015-11-09 來(lái)源:電子產(chǎn)品世界 收藏

  公司今天發(fā)布Quartus® Prime設計軟件,標志著(zhù)新一代可編程邏輯器件設計效能新時(shí)代的來(lái)臨。新的軟件環(huán)境構建在公司成熟可靠而且用戶(hù)友好的II軟件基礎上,采用了新的高效能Spectra-Q™引擎。新的Prime設計軟件經(jīng)過(guò)優(yōu)化,減少了設計迭代,其編譯時(shí)間是業(yè)界最快的,提高了硅片性能,從而增強了FPGA和SoC FPGA設計過(guò)程。

本文引用地址:http://dyxdggzs.com/article/282460.htm

  軟件和IP營(yíng)銷(xiāo)資深總監Alex Grbic說(shuō):“我們的軟件工具性能和效能在業(yè)界都是最好的,廣受贊譽(yù)。Prime設計軟件歷經(jīng)數十年的軟件創(chuàng )新,幫助我們的客戶(hù)提高了可編程邏輯器件的性能和效能,延續了Altera的領(lǐng)先優(yōu)勢。”

  Quartus Prime設計軟件用戶(hù)將體驗到與以前軟件版本同樣的使用方便的前端用戶(hù)界面;而在后端增加了Spectra-Q引擎,采用一組更快、更易于擴展的新算法,前所未有的縮短了編譯時(shí)間,提高了設計性能。這一引擎還具有分層數據庫,保留了IP模塊的布局布線(xiàn),保證了設計的穩定性,同時(shí)避免了不必要的時(shí)序收斂投入,縮短了編譯時(shí)間。關(guān)于Spectra-Q引擎的更多信息,請訪(fǎng)問(wèn)www.altera.com.cn/spectraq。

  與早期試用客戶(hù)一起,Quartus Prime設計軟件在多個(gè)Arria® 10設計上展示了極高的設計性能和設計人員效能。隨著(zhù)Quartus Prime設計軟件15.1版的發(fā)布,面向Arria 10設計的客戶(hù)將體驗到:

  · 采用新的混合布局器和全局布線(xiàn)器算法,比以前的軟件版本平均高出一個(gè)全速率等級。

  · 采用新的BluePrint平臺設計者工具,IO設計速度提高了10倍。

  · 使用軟件新的快速重新編譯特性,編譯時(shí)間縮短了4倍。

  · 擴展硬件描述語(yǔ)言支持,包括了SystemVerilog-2005和VHDL-2008。

  關(guān)于Quartus Prime設計軟件15.1版的詳細信息,請訪(fǎng)問(wèn)www.altera.com.cn/whatsnew。

  Quartus Prime設計軟件許可模型

  根據客戶(hù)的設計需求,Quartus Prime設計軟件提供三種版本。Quartus Prime Pro版提供最新的性能和效能工具,支持Altera最新的高性能FPGA和SoC FPGA。Quartus Prime標準版支持Altera新產(chǎn)品類(lèi)中的器件,Quartus Prime Lite版支持Altera的大批量器件系列。Pro和標準版需要年度軟件許可,而Lite版可以免費下載,不需要許可文件。

  使用Altera廣泛的IP輔助支持系統

  Quartus Prime設計軟件支持用戶(hù)使用Altera豐富的知識產(chǎn)權(IP)內核。最新軟件版本中新增特性和增強功能包括,四個(gè)前向糾錯碼(FEC) DSP內核、低延時(shí)10G以太網(wǎng)MAC和1G/2.5G/10G多速率以太網(wǎng)PHY新的2.5G動(dòng)態(tài)速率修改選項,還增強了外部存儲器接口IP的可用性。還包括了新的動(dòng)態(tài)生成和可配置的硬件設計實(shí)例,簡(jiǎn)化了IP的硬件評估,進(jìn)一步提高了設計人員的效能。關(guān)于A(yíng)ltera IP解決方案的詳細信息,請訪(fǎng)問(wèn)“IP新增特性”網(wǎng)頁(yè)。

  供貨信息和價(jià)格

  現在可以下載Quartus Prime設計軟件。Quartus Prime Pro和標準版與ModelSim®-Altera入門(mén)版軟件一起提供,為IP基本套裝提供完整的許可。一個(gè)節點(diǎn)鎖定的PC許可年度軟件許可的價(jià)格為2,995美元,可以通過(guò)Altera eStore購買(mǎi)。



關(guān)鍵詞: Altera Quartus

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>