Synopsys宣布推出用于移動(dòng)SoC的業(yè)界最低功耗PCI Express 3.1 IP解決方案

　　新思科技(Synopsys，Inc)日前宣布：推出業(yè)界功耗最低的、兼容PCI Express®(PCIe®)3.1規范的控制器和PHY知識產(chǎn)權(IP)解決方案，它們可以同時(shí)極大地降低移動(dòng)系統級芯片(SoC)的工作和待機功耗。經(jīng)硅驗證的Synopsys DesignWare® PCIe 3.1 IP支持L1低功耗狀態(tài)，并采用電源開(kāi)關(guān)、分段電源層以及低待機功耗等電源門(mén)控技術(shù)，使待機功耗低于10 uW/lane。此外，正常供電時(shí)，這種新型發(fā)送器設計和均衡旁路方案使工作功耗低于5mW/Gb/lane，同時(shí)還滿(mǎn)足了PCIe 3.1電氣規范。通過(guò)提供一種專(zhuān)為提供最低功耗而優(yōu)化的PCIe控制器和PHY IP解決方案，Synopsys使設計人員能夠把主要的功能集成到其SoC之中，同時(shí)延長(cháng)移動(dòng)設備的電池續航時(shí)間。

　　“作為一家加入PCI-SIG已超過(guò)十年的成員，Synopsys一直在致力于PCIe技術(shù)的發(fā)展，”PCI-SIG主席兼總裁Al Yanes表示。“帶有低功耗PCIe架構的IP解決方案的SoC產(chǎn)品，支持了移動(dòng)領(lǐng)域的應用。”

　　支持PCIe 3.1技術(shù)的DesignWare PHY IP超越了必需的PCIe通道性能，它采用了多鎖相環(huán)(MPLL)、前饋均衡(FFE)、連續時(shí)間線(xiàn)性均衡(CTLE)和可編程決策反饋均衡(DFE)等技術(shù)來(lái)提高高損耗和不穩定通道中的信號完整性。與分離式基準時(shí)鐘(Refclk)無(wú)關(guān)的擴展頻譜時(shí)鐘(SRIS)、參考時(shí)鐘轉發(fā)、PCI Express架構聚集和二分等功能為高速SoC提供了靈活性和可擴展性。PHY支持自動(dòng)測試設備(ATE)的測試功能、小面積和可選的引線(xiàn)鍵合封裝等功能降低了整體BOM成本。

　　作為完整解決方案的一部分，針對PCI Express 3.1規范的DesignWare控制器IP支持L1低功耗狀態(tài)、分段電源以及低待機功耗等功能，使待機模式中的漏電功耗降低高達95%，同時(shí)，其非常短的退出延遲，支持更短的喚醒時(shí)間。為了降低工作功耗，該控制器支持系統級電源管理功能，包括延遲容忍報告(LTR)、優(yōu)化的緩沖器刷新/填滿(mǎn)(OBFF)和動(dòng)態(tài)功率調整(DPA)。此外，Synopsys用于PCIe架構的驗證IP(VIP)與System Verilog源代碼測試套件結合在一起，可以支持低功耗場(chǎng)景的驗證。該VIP提供控制方式進(jìn)出和切換低功耗子狀態(tài)。它監控低功耗的狀態(tài)，同時(shí)測試套件提供了一套專(zhuān)用的測試方法來(lái)驗證L1低功耗狀態(tài)的功能。

　　“更多的功能、更快的性能和更長(cháng)的電池壽命，正在驅動(dòng)著(zhù)消費電子市場(chǎng)中移動(dòng)設備的演進(jìn)發(fā)展，”Synopsys IP和原型營(yíng)銷(xiāo)副總裁John Koeter表示。“通過(guò)為業(yè)界提供最低功耗的PCI Express IP解決方案，Synopsys正在幫助設計人員滿(mǎn)足當今移動(dòng)應用的嚴苛技術(shù)要求，并縮短它們的上市時(shí)間。”

　　供貨

　　用于PCIe 3.1技術(shù)的低功耗DesignWare控制器和PHY IP現在已可以供貨。用于PCIe 3.1架構的驗證IP以及用于PCIe 3.1根組件和PCIe 3.1端點(diǎn)的DesignWare IP 原型設計套件現在也開(kāi)始供貨。