迎接可穿戴設備時(shí)代的設計挑戰

　　FPGA助力節能技術(shù)

　　在前面的幾個(gè)例子中，設計的主要目的是為了增強應用處理器本身的互連或功能。但這些基于FPGA的解決方案還提供了另一個(gè)重要的好處：使得MCU或ASSP無(wú)需同時(shí)執行一個(gè)或多個(gè)計算密集型任務(wù)，從而節省了有限的處理器資源。

　　但是，在許多情況下，這些設計的功耗降低具有更重要的意義。例如，圖3中的設計包含了一個(gè)硬件屏幕刷新功能，其僅需消耗傳統處理器內核所需功率的一小部分。同樣，圖4中的一些小尺寸、低功耗FPGA邏輯器件獨立于主機處理器執行圖像處理任務(wù)，這使得主機處理器大部分時(shí)間可處于節能睡眠模式。

　　下面探討的許多應用都使用這種節能設計方法，適用于大多數有低功耗需求的可穿戴應用。

　　FPGA可加速設計升級和新設計實(shí)現

　　可穿戴電子設備發(fā)展迅速，每一代新產(chǎn)品都比上一代添加了更多的功能和特性。在這些應用中，小尺寸、低成本的FPGA經(jīng)常被用來(lái)擴展可穿戴式設備應用處理器的基本功能。

　　許多現代的微控制器都有強大的計算能力來(lái)管理傳感器和處理其產(chǎn)生的數據，并將它與其他數據流進(jìn)行整合。但使用微控制器來(lái)完成這些工作會(huì )占用寶貴的I/O資源，并要求處理器長(cháng)時(shí)間處于工作狀態(tài)，從而會(huì )影響電池壽命。

　　而FPGA可以用來(lái)創(chuàng )建半自主的I/O模塊，能夠從多個(gè)傳感器收集數據，并在沒(méi)有處理器干預的情況下完成其他高級功能。“永遠在線(xiàn)”的低功耗計步器采用3軸加速度計作為主要傳感器，記錄佩戴者的步數，計算所走的距離并測定燃燒的卡路里以及運動(dòng)時(shí)間。

　　在該設計中，一些FPGA邏輯單元被配置用作加速度計的I2C接口和應用處理器SP I/O總線(xiàn)之間的橋接。其他的FPGA功能塊用于配置和管理加速度計?？删幊踢壿嬕部梢杂糜谔幚碓嫉募铀俣扔嫈祿?，針對帶有噪聲的數據流采用統計學(xué)濾波和步數檢測算法。FPGA的另一部分功能是用來(lái)緩存得到的步數和加速度信息，直到主機處理器從低功耗睡眠狀態(tài)喚醒并收集這些數據。采用可編程邏輯內核來(lái)執行這些計算密集型任務(wù)，可使應用處理器長(cháng)時(shí)間處于睡眠模式，從而有助于減少計步器的功耗。通過(guò)FPGA實(shí)現這些功能也使設計人員能夠在不影響計步器的性能和精度的情況下，使用更簡(jiǎn)單、更低功耗的微控制器。

　　FPGA提供可擴展的解決方案

　　采用FPGA的另一個(gè)優(yōu)點(diǎn)是，FPGA廠(chǎng)商通常會(huì )提供一系列類(lèi)似的器件，每個(gè)器件有不同的可編程邏輯和I/O組合。使用FPGA作為ASIC的補充或替代，設計工程師可以選擇他們目前所需的邏輯門(mén)數量，開(kāi)發(fā)大小合適的解決方案。

　　由于同一FPGA系列的器件共享參數、特性和開(kāi)發(fā)資源，各種邏輯密度和I/O配置選擇使得制造商可以采取“升級時(shí)再購買(mǎi)”的策略，為現有的設計添加新的功能，或重組現有的功能開(kāi)發(fā)新的產(chǎn)品。由于同一系列器件共享通用的工具鏈和IP庫，設計工程師可以迅速將升級和后續設計從設想變?yōu)楫a(chǎn)品推向市場(chǎng)。

　　總結

　　可穿戴設備的標準架構、功能集和專(zhuān)用芯片的缺失為本來(lái)就面臨緊張成本、功耗和尺寸約束的移動(dòng)消費電子設計帶來(lái)了許多前所未有的挑戰。本文介紹了FPGA能夠通過(guò)一些簡(jiǎn)單的方法幫助設計工程師解決上述問(wèn)題，例如：為現有微控制器、傳感器、顯示器等之間的接口橋接，為現有的微控制器和ASSP添加新的互連和功能，以及在某些情況下提供了一種替代ASIC或SoC的選擇。

　　由于其靈活性、可擴展性和較低的解決方案成本，FPGA為許多類(lèi)型的產(chǎn)品重新定義了傳統的設計周期，為設計工程師提供了許多超越傳統ASIC的優(yōu)點(diǎn)。