高速模數轉換器的轉換誤差率解密

　　高速模數轉換器(ADC)存在一些固有限制，使其偶爾會(huì )在其正常功能以外產(chǎn)生罕見(jiàn)的轉換錯誤。但是，很多實(shí)際采樣系統不容許存在高ADC轉換誤差率。因此，量化高速模數轉換誤差率(CER)的頻率和幅度非常重要。

　　高速或GSPS ADC(每秒千兆采樣ADC)相對稀疏出現的轉換錯誤不僅造成其難以檢測，而且還使測量過(guò)程非常耗時(shí)。該持續時(shí)間通常超出毫秒范圍，達到幾小時(shí)、幾天、幾周甚至是幾個(gè)月。為了幫助消減這一耗時(shí)測試負擔，可以在一定“置信度”的確定性情況下估算誤差率，而仍然保持結果的質(zhì)量。

　　誤碼率(BER)與轉換誤差率

　　與串行或并行數字數據傳輸中BER的數字等效值類(lèi)似，CER是轉換錯誤數與樣本總數之比。但是，BER和CER之間有一些截然不同之處。數字數據流中的BER測試采用長(cháng)偽隨機序列，該序列可于發(fā)送器中在傳輸兩端使用常用種子值來(lái)啟動(dòng)。接收器預期將收到理想的傳輸。通過(guò)觀(guān)察接收數據與理想數據的差異，便可精確計算出BER.兩端之間偽隨機序列數據中的失配(基于種子值)即視為誤碼。

　　與CER不同，誤差測定不像純數字比較那么簡(jiǎn)單。由于A(yíng)DC轉換過(guò)程中始終具有小的非線(xiàn)性，另外還存在系統噪聲和抖動(dòng)，因此并非總是能確定預期數據和實(shí)際數據之間的確切差異。相反，需要建立誤差閾值，用于確定轉換錯誤和具有容許預期噪聲的樣本之間的界限。這與數字BER不同，并不會(huì )對發(fā)送和接收的預期數據進(jìn)行確切比較。相反，首先必須量化樣本的誤差幅度，然后再確定是轉換錯誤，還是在轉換器和系統的預期非線(xiàn)性范圍內。ADC后端數字接口的誤碼率必須低于轉換器的內核CER，因此無(wú)法忽視。如果并非如此，那么數據輸出傳輸誤差將覆蓋CER并成為主要誤差來(lái)源。

　　亞穩態(tài)

　　高速ADC中造成轉換錯誤的一個(gè)常見(jiàn)原因是一種稱(chēng)為亞穩態(tài)的現象。高速ADC在將模擬信號轉換為數字值的轉換過(guò)程中，往往會(huì )在不同階段使用多個(gè)梯級比較器。如果比較器無(wú)法確定模擬輸入是高于還是低于其參考點(diǎn)時(shí)，就會(huì )產(chǎn)生可能導致出現錯誤代碼的亞穩態(tài)結果。當兩個(gè)比較器的輸入之差幅度非常小或為零時(shí)，就可能發(fā)生這種情況，此時(shí)無(wú)法進(jìn)行正確比較。由于此錯誤值會(huì )沿著(zhù)流水線(xiàn)傳播，因此ADC可能產(chǎn)生重大的轉換錯誤。

　　當差分模擬輸入為相對較大的正值或負值時(shí)，比較器可以快速計算出差值并給出明確決定。當差分值很小或為零時(shí)，比較器做出決定所需的持續時(shí)間會(huì )長(cháng)很多。如果在此決定點(diǎn)之前比較器輸出鎖存，則將產(chǎn)生亞穩態(tài)結果。

　　有些設計方案可以減輕這個(gè)問(wèn)題。首先，將比較器的不確定范圍設計的非常小，迫使比較器在可能的最大模擬輸入條件范圍內做出準確決定。但是，這可能造成電路功率和設計尺寸增加。

　　第二種方法是盡量延遲比較器采樣時(shí)間，給模擬輸入最長(cháng)的時(shí)間建立至已知的比較器輸出值。但這種方法存在多個(gè)限制，因為延遲最長(cháng)也只能持續到當前采樣時(shí)間結束，而后比較器必須繼續處理下一次采樣。第三種方法是采用智能錯誤檢測和校正算法，該算法會(huì )對比較器在高速ADC轉換過(guò)程后續階段中引入的不確定性進(jìn)行數字補償。當比較器未能在最大允許時(shí)間內做出決定時(shí)，邏輯可檢測到該缺失。然后，此信息可被附加到相關(guān)樣本上，以便未來(lái)進(jìn)行內部調整。識別出此警報時(shí)，可使用后處理步驟在樣本從轉換器輸出前糾正該錯誤。這可以從圖1中的AD9625看出，它是ADI公司的一款12位、2.5GSPS ADC.

　　圖1：可在A(yíng)D9625的模數轉換過(guò)程內識別比較器的不確定性。在后續步驟中執行校正命令以校正樣本，然后再從轉換器輸出。