電路筆記：集成同步解調功能的低功耗LVDT信號調理器

連接/參考器件

ADA2200

同步解調器和可配置模擬濾波器

AD7192

內置PGA的4.8 kHz、超低噪聲、24位Σ-Δ型ADC

ADG794

低壓、300 MHz、四通道2:1多路復用模擬高清電視音頻/視頻開(kāi)關(guān)

ADP151

超低噪聲、200 mA CMOS線(xiàn)性調節器

電路功能與優(yōu)勢

圖1所示電路是一款完整的線(xiàn)性可變差分變壓器(LVDT)信號調理電路，可精確測量距離機械參考點(diǎn)的線(xiàn)性位置或線(xiàn)性位移。模擬域中的同步解調用于提取位置信息并抑制外部噪聲。24位、Σ-Δ模數轉換器(ADC)可數字化位置輸出信息，以實(shí)現高精度。

LVDT在活動(dòng)核心和線(xiàn)圈組件之間采用電磁耦合。這種非接觸式(因而是無(wú)摩擦的)工作方式是它們廣泛用于航空航天、過(guò)程控制、機器人、核、化學(xué)工廠(chǎng)、液壓、動(dòng)力渦輪以及其他惡劣工作環(huán)境和要求具備長(cháng)工作壽命與高可靠性應用的主要原因。

包括LVDT激勵信號在內的整個(gè)電路功耗僅為10 mW。電路激勵頻率和輸出數據速率均為SPI可編程。 該系統允許在可編程帶寬和動(dòng)態(tài)范圍之間進(jìn)行權衡取舍，支持1 kHz以上的帶寬，且在20 Hz帶寬時(shí)具有100 dB動(dòng)態(tài)范圍，是精密工業(yè)位置和計量應用的理想之選。

圖1. LVDT信號調理電路(原理示意圖： 未顯示所有連接和去耦)

電路描述

ADA2200同步解調器可在信號解調至與LVDT核心位移成比例的低頻輸出電壓之前對LVDT次級信號進(jìn)行濾波，從而提取位置信息。ADA2200驅動(dòng)AD7192 24位Σ-Δ型ADC，后者對輸出進(jìn)行數字化和濾波處理。ADA2200產(chǎn)生同步LVDT激勵信號，而ADG794開(kāi)關(guān)將CMOS電平激勵信號轉換為精密3.3 V方波信號，驅動(dòng)LVDT初級繞組。

LVDT是絕對位移傳感器，可將線(xiàn)性位移轉換為比例電信號。LVDT是特殊的繞線(xiàn)變壓器，具有活動(dòng)核心，其位置與待測位置貼合。激勵信號施加于初級繞組。隨著(zhù)核心的移動(dòng)，次級繞組上的電壓成比例發(fā)生變化;根據該電壓即可計算位置。

LVDT的類(lèi)型有很多，此外提取位置信息的方法也各不相同。圖1中的電路采用4線(xiàn)模式LVDT。將兩個(gè)LVDT的次級輸出相連使其電壓相反，從而執行減法。當LVDT核心位于零點(diǎn)位置時(shí)，這兩個(gè)次級端上的電壓相等，兩個(gè)繞組上的電壓差為零。隨著(zhù)核心從零點(diǎn)位置開(kāi)始移動(dòng)，次級繞組上的電壓差也隨之增加。LVDT輸出電壓相位根據方向而改變。

該電路的主時(shí)鐘由AD7192 ADC產(chǎn)生。ADA2200接受主時(shí)鐘并產(chǎn)生其內部所有時(shí)鐘，包括用作LVDT激勵信號的參考時(shí)鐘。ADA2200上的時(shí)鐘分頻器配置為產(chǎn)生4.8 kHz激勵信號。ADG794將激勵信號轉換為精密±3.3 V方波信號，該+3.3V來(lái)自于A(yíng)DC電源電壓。3.3 V電源也用作ADC基準電壓;因此，激勵信號與ADC基準電壓之間的比例關(guān)系可以改善電路的噪聲性能和穩定性。系統的3.3 V電源由ADP151低壓差調節器提供;后者由5 V電源驅動(dòng)。

LVDT次級繞組和ADA2200輸入之間的耦合電路用來(lái)限制信號帶寬，并調節RCLK和ADA2200輸入之間的相對相位。該電路配置為具有最大正交(相位 = 90°)響應以及最小同相(相位 = 0°)響應。這使得可以?xún)H通過(guò)測量正交輸出就能確定位置，進(jìn)而使ADA2200輸出電壓對電路中相位的變化不甚敏感。 LVDT的溫度變化導致有效串聯(lián)電阻和電感發(fā)生改變，是相位變化的主要來(lái)源。

ADA2200輸出端的抗混疊濾波器保持ADC所支持的信號帶寬。AD7192內部數字濾波器的輸出帶寬約等于0.27乘以輸出數據速率。為了將輸出帶寬保持在4.8 kHz最大輸出數據速率，輸出抗混疊濾波器的-3 dB轉折頻率可以設為2 kHz左右。對于要求較低輸出數據速率的系統，可相應降低抗混疊濾波器的轉折頻率。

集成式同步解調器

ADA2200集成式同步解調器組成電路核心。它采用獨特的電荷共享技術(shù)來(lái)執行模擬域內的離散式時(shí)間信號處理。ADA2200具有全差分信號路徑。它由高阻抗輸入緩沖器后接一個(gè)固定低通濾波器(FIR抽取濾波器)、一個(gè)可編程IIR濾波器、一個(gè)解調器和一個(gè)差分輸出緩沖器組成。它的輸入和輸出共模電壓等于1.65 V(3.3 V電源電壓的1/2)。

ADA2200接受來(lái)自AD7192 ADC的4.92 MHz時(shí)鐘信號，然后產(chǎn)生其內部所有時(shí)鐘，以及用作LVDT激勵信號的4.8 kHz參考時(shí)鐘。ADA2200集成可配置時(shí)鐘分頻器，可編程支持很多不同的激勵頻率。

CMOS開(kāi)關(guān)

選擇ADG794 CMOS開(kāi)關(guān)是因為它具有低導通電阻、快速開(kāi)關(guān)時(shí)間、先開(kāi)后合式開(kāi)關(guān)動(dòng)作以及低成本等特點(diǎn)。

ADG794將ADA2200的低壓CMOS電平RCLK輸出轉換為低阻抗差分輸出方波源，然后驅動(dòng)LVDT。為使開(kāi)關(guān)留有裕量以便驅動(dòng)正3.3 V信號，ADG794 VDD輸入采用5 V電源供電。

LVDT

圖1中的電路只需略作改動(dòng)即可支持各種LVDT。Measurement Specialties, Inc. E-100 LVDT采用四線(xiàn)式模式，以便演示電路的主要特點(diǎn)。E-100沖程范圍為±2.54 mm，沖程端輸出靈敏度為240 mV/V，滿(mǎn)量程范圍最大線(xiàn)性度誤差為±0.5%，工作頻率范圍為100 Hz至10 kHz。完整詳情請參見(jiàn)E-Series LVDT數據手冊。

ADA2200輸入耦合網(wǎng)絡(luò )

可調諧ADA2200輸入耦合網(wǎng)絡(luò )以支持不同的LVDT。LVDT次級繞組電感和分流電容(C4)組成振蕩電路。 R4和R33電阻降低了振蕩電路的Q值，使該電路不易受LVDT繞組電感和電阻的變化影響，但功耗有所上升。R34/C24和R35/C25組成的RC濾波器對可降低信號帶寬，同時(shí)提供調節電路相對相位所需的額外自由度。ADA2200內部相位敏感檢測器(PSD)的最大輸出發(fā)生在0°或180°相對相移處。

對于采用4.8 kHz方波激勵信號的E-100 LVDT而言，采用下列元件值可獲得最大輸出條件下的最優(yōu)相位：

● R4 = R33 = 2.2 kΩ

● R34 = R35 = 1 kΩ

● C24 = C25 = 3300 pF

● C4 = 0.01 μF

如需調諧該電路，則可通過(guò)放置LVDT核心以產(chǎn)生接近滿(mǎn)量程輸出信號的方式測量相位;然后，測量同相(I)和正交(Q)輸出信號。采用這些測量結果便可計算相對相位：

調節網(wǎng)絡(luò )元件，直到θREL絕對值低于約±3°;這樣可以改善電路對于LVDT電氣參數變化的靈敏度。

ADC選擇和同步

選擇AD7192 Σ-Δ型ADC，因為該器件支持可配置輸出數據速率，并具有各種不同的數字濾波器輸出選項，從而允許在帶寬和噪聲之間進(jìn)行權衡取舍。主時(shí)鐘輸出功能可輕松實(shí)現ADC采樣時(shí)鐘頻率與ADA2200輸出信號的鎖定。這對于優(yōu)化數字濾波器性能而言是必須的。由LVDT信號確定位置所需的數值是一次激勵時(shí)鐘周期的平均值。因此，當AD7192輸出數據速率設為4.8 kHz時(shí)，即設為一個(gè)激勵時(shí)鐘周期時(shí)，可獲得所需的平均值。如果激勵時(shí)鐘周期和ADC采樣頻率未鎖定，則恢復的位置測量信息中包含錯誤。除以輸出數據速率便可有效求取多個(gè)激勵時(shí)鐘周期的平均值。

ADA2200輸出信號哪怕在LVDT核心位置固定的情況下亦含有電能，數值為激勵信號頻率的倍數。還可在頻率域中分析數字濾波器性能。AD7192具有sinc3或sinc4傳遞函數，該傳遞函數在輸出數據速率的倍數處歸零。這些頻率分量是雜散誤差的來(lái)源。通過(guò)將ADC的輸出數據速率設為激勵信號頻率(或激勵頻率的約數)便可抑制輸出雜散。如果激勵時(shí)鐘周期和ADC采樣頻率未鎖定，則雜散將不會(huì )落在傳遞函數的零點(diǎn)。

用于性能分析的用戶(hù)軟件

該電路支持圖形用戶(hù)界面，可方便地進(jìn)行板上的器件配置，并評估電路性能。該軟件的選項卡可執行電路校準和器件配置，以及顯示噪聲性能、線(xiàn)性度性能和實(shí)時(shí)位置測量。

圖2. 用戶(hù)軟件屏幕截圖

噪聲分析

該電路的輸出噪聲是ADC輸出數據速率的函數。表1顯示數字化數據相對于A(yíng)DC采樣速率的有效位數(ENOB)，假設滿(mǎn)量程輸出電壓為2.5 V。該電路的噪聲性能與LVDT核心位置無(wú)關(guān)。

表1. 噪聲性能與帶寬的關(guān)系

如果ADA2200輸出噪聲與頻率無(wú)關(guān)，則預計有效位數將在輸出數據速率每4次折疊下降時(shí)增加一位。 ENOB在較低輸出數據速率下的增加放緩是由于輸出驅動(dòng)器的1/f噪聲所導致的;該噪聲在較低的輸出數據速率下成為噪底的主要成分。

線(xiàn)性度測試結果

首先在±2.0 mm核心位移處執行一次兩點(diǎn)校準即可測量線(xiàn)性度結果。由這兩次測量結果可確定斜率和失調，從而實(shí)現預期直線(xiàn)擬合。 然后，在±2.5 mm滿(mǎn)量程范圍內測量核心位移。從預期直線(xiàn)擬合數據中減去測量數據即可確定線(xiàn)性度誤差。

圖3. 位置線(xiàn)性度誤差與LVDT內核位移的關(guān)系

測得的數據顯示電路性能優(yōu)于E-Series LVDT數據手冊中指定的線(xiàn)性度性能。

多LVDT同步工作

很多應用都會(huì )近距離使用多個(gè)LVDT。若這些LVDT以相似的載波頻率運行，雜散磁耦合可能導致拍頻。 產(chǎn)生的拍頻可能會(huì )影響這些條件下的測量精度。為避免這種情況，所有LVDT必須同步工作。

通過(guò)讓器件同時(shí)退出復位狀態(tài)，可同步多個(gè)ADA2200器件。ADA2200在RST引腳解除置位之后的第一個(gè)CLKIN上升沿時(shí)退出復位模式。因此，從單一源驅動(dòng)所有ADA2200 CLKIN引腳以及所有RESETB線(xiàn)路便足以確保器件同步工作。避免在CLKIN上升沿附近對RESETB解除置位，以防器件在不同時(shí)鐘沿上復位。 可監控ADA2200器件的RCLK輸出，確保ADA2200器件正確同步。

常見(jiàn)變化

在某些系統中，可能需要使用SAR ADC，而非Σ-Δ型轉換器。 這些情況下，ADC轉換時(shí)鐘必須與ADA2200更新速率同步。 如前所述，ADA2200輸出會(huì )在激勵頻率的倍數處含有雜散。 這些雜散可通過(guò)移動(dòng)平均濾波器或級聯(lián)多個(gè)移動(dòng)平均濾波器加以抑制。 移動(dòng)平均濾波器易于實(shí)現，且具有出色的時(shí)域特性。 若要完全抑制雜散，則移動(dòng)平均樣本大小必須等于8個(gè)樣本的整數倍。

圖4顯示了ADA2200連接至AD7091R-2，后者是一個(gè)超低功耗、雙通道、12位SAR ADC。 使用一個(gè)雙通道ADC，因而ADA2200的OUTP和OUTN輸出可順序采樣。 由于A(yíng)DA2200輸出為分立式時(shí)間樣本，通過(guò)對兩個(gè)順序輸出樣本執行減法操作(即VOUTP - VOUTN)便可實(shí)現差分測量。

圖4. 采用雙通道SAR ADC進(jìn)行差分采樣

SYNCO信號在每個(gè)ADA2200輸出采樣周期內變?yōu)橛行?。SYNCO可用來(lái)中斷微控制器，以便獲取一對ADC樣本(對OUTP和OUTN采樣)。在上述示例中，采樣周期等于激勵時(shí)鐘頻率乘以8(或38.4 kHz);因此，ADC采樣速率為76.8 kSPS。

電路評估與測試

CN-0371電路使用EVAL-CN0371-SDPZ電路板和EVAL-SDP-CB1Z SDP-B控制器板。 這兩片板具有120引腳的對接連接器，可以快速完成設置并評估電路性能。 電路板包含待評估電路，SDP-B板配合CN-0371評估軟件使用，捕捉電路板數據。

設備要求

需要以下設備：

● 帶USB端口的Windows XP(32位)、Windows Vista 或Windows 7的PC

● EVAL-CN0371-SDPZ電路板

● EVAL-SDP-CB1Z SDP-B控制器板

● CN-0371評估軟件

● Measurement Specialties, Inc. E-100經(jīng)濟型LVDT (EVAL-CFTL-LVDT)

開(kāi)始使用

下載CN0371.zip文件，然后運行setup.exe文件。 默認情況下，程序安裝在A(yíng)nalog Devices目錄下。 程序名稱(chēng)為CN0371。

功能框圖

電路框圖參見(jiàn)圖5。 有關(guān)完整的電路原理圖請參見(jiàn)EVAL-CN0371-SDPZ-Schematic.pdf文件，該文件位于CN-0371設計支持包中。 用于電路板的5 V電源由USB總線(xiàn)通過(guò)SDP-B板的120引腳連接器提供。

圖5. 測試設置框圖

設置

將EVAL-CN0371-SDPZ電路板上的120引腳連接器連接到EVAL-SDP-CB1Z SDP-B板上的CON A連接器。 使用尼龍五金配件，通過(guò)120引腳連接器兩端的孔牢牢固定這兩片板。

測試

啟動(dòng)評估軟件，并通過(guò)USB電纜將PC連接到SDP-B板上的微型USB連接器。

一旦USB通信建立，就可以使用SDP-B板來(lái)發(fā)送、接收和采集來(lái)自電路板的數據。

圖6顯示電路板連接SDP-B板的照片。 有關(guān)SDP-B板的信息請參閱UG-277用戶(hù)指南。

有關(guān)測試設置、校準以及如何使用評估軟件來(lái)捕捉數據的詳細信息，請參閱CN-0371軟件用戶(hù)指南。

針對原型開(kāi)發(fā)的連接

EVAL-CN0371-SDPZ電路板設計為搭配EVAL-SDP-CB1Z SDP-B板使用，但任何微處理器都可與AD7192的SPI接口實(shí)現對接。對于另一個(gè)搭配EVAL-CN0371-SDPZ電路板使用的控制器而言，第三方必須開(kāi)發(fā)相應軟件。

目前已有一些轉接板能實(shí)現與Altera或Xilinx現場(chǎng)可編程門(mén)陣列(FPGAs)的接口。 利用Nios驅動(dòng)器，Altera的BeMicro SDK板能配合BeMicro SDK/SDP轉接板一同使用。任何集成FMC連接器的Xilinx評估板均可與FMC-SDP轉接板一同使用。

EVAL-CN0371-SDPZ還兼容Digilent、Imod接口規格。

圖6顯示系統測試設置的照片。

圖6. EVAL-CN0371-SDPZ電路板連接EVAL-SDP-CB1Z SDP-B板和LVDT(核心連接精密應變計接頭)