FPGA在數字信號處理中的簡(jiǎn)單應用

　　數字信號處理技術(shù)已經(jīng)成功運用于信號地濾波、語(yǔ)音、圖像、音頻、信息系統、控制和儀表設備?？删幊虜底?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/信號處理">信號處理器在20 世紀70 年代地引入更是使DSP 技術(shù)突飛猛進(jìn)，取得巨大成功，這些PDSP 都是基于精簡(jiǎn)指令集(RISC)計算機范例的架構。它的優(yōu)勢源于大多說(shuō)信號處理算法的乘-累加運算(MAC)都是非常密集的。通過(guò)多級流水線(xiàn)架構，PDSP 可以獲得僅受陣列乘法器的速度限制的MAC 速度。由此可以認為FPGA 也能夠用來(lái)實(shí)現MAC 單元，且具有速度優(yōu)勢，但是，如果PDSP 能夠滿(mǎn)足所需要的MAC 速度，那么PDSP 在成本問(wèn)題上更具有成本優(yōu)勢，但隨著(zhù)FPGA 成本降低，這個(gè)優(yōu)勢正在縮小。另一方面，現在我們還發(fā)現了許多高帶寬的信號處理應用領(lǐng)域，例如：無(wú)線(xiàn)電、多媒體或衛星通信，FPGA 技術(shù)可以通過(guò)一個(gè)芯片上的多級MAC 單元來(lái)提供更多的帶寬。此外，在諸如CORDIC($1087.5000)、NTT 和差錯校正算法等算法中，FPGA 較PDSP 更有效率優(yōu)勢。

　　FPGA 技術(shù)的關(guān)鍵就是利用強有力的設計工具以：

　　▲ 縮短開(kāi)發(fā)周期。

　　▲ 提高器件資源利用率。

　　▲ 提供綜合器的選擇，例如：在最佳速度和設計規模之間做出選擇。

　　FPGA兼有串、并行工作方式和高集成度、高速、高可靠性等明顯的特點(diǎn)，其時(shí)鐘延遲可達納秒級，同時(shí)，在基于芯片的設計中可以減少芯片數量，縮小系統體積，降低能源消耗，提高系統的性能指標和可靠性。正是由于FPGA具有這些優(yōu)點(diǎn)，FPGA在超高速應用領(lǐng)域和實(shí)時(shí)測控方面有非常廣闊的應用前景。在高可靠應用領(lǐng)域，如果設計得當，將不會(huì )存在類(lèi)似于MCU的復位不可靠和PC可能跑飛等問(wèn)題。FPGA的高可靠性還表現在，幾乎可將整個(gè)系統下載于同一芯片中，實(shí)現所謂片上系統，從而大大縮小了體積。與AMU設計相比，FPGA顯著(zhù)的優(yōu)勢是開(kāi)發(fā)周期短，投資風(fēng)險小、產(chǎn)品上市速度快，市場(chǎng)適應能力強和硬件升級回旋碩士學(xué)位論文余地大，而且當產(chǎn)品定型和產(chǎn)量擴大后，可將在生產(chǎn)中達到充分檢驗的VHDL設計迅速實(shí)現ASIC投產(chǎn)。

　　隨著(zhù)大規?，F場(chǎng)可編程邏輯器件的發(fā)展，系統設計進(jìn)入“片上可編程系統”(SOPC)的新紀元;芯片朝著(zhù)高密度、低壓、低功耗方向挺進(jìn)：在SOC芯片上可以將微處理器、數字信號處理器、存儲器、邏輯電路、模擬電路集成在一個(gè)芯片上。而如果將可編程邏輯電路IP核集成到SOC芯片上則會(huì )大大提高SOC芯片的靈活性與有效性，并且縮短了SOC芯片的設計周期。因此國際各大公司都在積極擴充其IP庫，以?xún)?yōu)化的資源更好的滿(mǎn)足用戶(hù)的需求，擴大市場(chǎng)。

　　綜上所述，與ASIC和通用DSP相比，FPGA器件能夠以高速、實(shí)時(shí)、低成本、高靈活性的優(yōu)點(diǎn)應用于數字信號處理領(lǐng)域，利用FPGA實(shí)現數字信號處理成為數字信號處理領(lǐng)域的一種新的趨勢，它可以完全取代通用DSP芯片或作為通用DSP芯片的協(xié)處理器進(jìn)行工作。如果將通用處理器和FPGA融合在一起，把需要多個(gè)時(shí)鐘周期的運算交給FPGA完成，DSP芯片主要完成單時(shí)鐘的運算和控制FPGA的“可再配置計算”功能，會(huì )更好地將兩者的優(yōu)勢發(fā)揮出來(lái)。

　　蝶形運算單元的FPGA實(shí)現

　　蝶形運算單元是FFT處理器的基本單元，用來(lái)計算兩點(diǎn)的FFT。由于蝶形運算單元是由一個(gè)復數加法器、一個(gè)復數減法器和一個(gè)旋轉因子復數乘法器組成，所以利用上面設計的旋轉因子復數乘法器和MAX+PLUSII中的lpm_add_sub模塊可以設計實(shí)現蝶形運算單元?；?2 FFT蝶形運算單元的VHDL代碼見(jiàn)附錄B。從代碼中可以看出，蝶形處理器是由一個(gè)加法器、一個(gè)減法器和一個(gè)實(shí)例化為組件的旋轉因子乘法器實(shí)現的。對應硬件實(shí)現的輸入輸出框圖如下圖所示：

　　蝶形處理器的輸入輸出框圖

　　對輸入值為A=20+30J、B=50+45j、旋轉因子C+jS=256×e∧jpi/9=121+j39時(shí)進(jìn)行仿真。仿真波形如下圖所示：

　　蝶形運算單元的VHDL仿真波形

　　可見(jiàn)，所設計的蝶形處理器在MAX+PLUSII中對于輸A=20+30J、B=50+45j、旋轉因子C+jS=256×e∧jpi/9=121+j39時(shí)進(jìn)行仿真得到的輸出結果和理論上計算得到的結果是完全相符的，從而說(shuō)明基于VHDL語(yǔ)言設計的蝶形處理單元的正確性。

　　本文通過(guò)設計一種基于FPGA的FFT探討了FPGA在數字信號處理中的應用。本文重點(diǎn)設計實(shí)現了蝶形運算單元，并且進(jìn)行了仿真，通過(guò)比較可以看出仿真結果與理論值吻合的很好。本系統的最大優(yōu)勢在于利用FPGA器件豐富的邏輯資源，內嵌的RAM， ROM塊及其靈活的可編程特性使運算速度較傳統方法有了很大提高。當然付出的代價(jià)是用這種并行的結構需求的硬件資源很多。

　　隨著(zhù)芯片集成度的不斷提高，用這種并行結構實(shí)現的FFT運算其優(yōu)越性將越來(lái)越明顯。而且用這種結構實(shí)現的FFT很容易擴展，只需要增加蝶形的個(gè)數和循環(huán)次數即可?；贔PGA的FFT/IFFT處理器由于其硬件上的并行性，速度遠遠快于一般的通用DSP。FPGA具有成千上萬(wàn)的查找表和觸發(fā)器，因此，FPGA平臺可以利用更低的成本達到比通用DSP更快的速度。采用FPGA技術(shù)，還可以獲得高性能，滿(mǎn)足成本要求，并享有快速有效地對新設計進(jìn)行優(yōu)化的靈活性。這種基于并行算法的FFT/IFFT處理器，可以廣泛應用在高速信號處理系統中。并且由FFT處理器的設計可以看出，前端的可編程數字信號處理算法，例如FIR和IIR濾波器，都可以利用FPGA構建。

　　用FPGA實(shí)現數字信號處理在現代通信中將得到很廣泛的應用。DSP IP是3G無(wú)線(xiàn)通信、數字音頻和視頻圖像處理、廣播、多信道多點(diǎn)分布服務(wù)(MMDS)以及正交頻分復用(OFDM)系統等新興應用的理想選擇?？删幊踢壿嫼蛙汭P核的靈活性讓各個(gè)公司能夠讓他們的設計快速地適應新標準。

　　目前，Altera已經(jīng)設計實(shí)現了DSP功能塊。Altera的DSP IP套裝包括標準DSP功能(如Turbo($2175.0000)譯碼器)。IP核是靜態(tài)參數化的，這樣MegaWizard Plug-In Manager根據給定的一組參數生成最高效的硬件。這些插件允許設計者無(wú)需改變設計源代碼就可以定制IP。而且，軟IP能夠立刻導入新的Altera FPGA器件系列中。這一解決方案可滿(mǎn)足設計和生產(chǎn)部門(mén)兩方面的要求。

　　可見(jiàn)，硬件和軟件設計者可以利用可編程邏輯開(kāi)發(fā)各種DSP應用解決方案，可編程解決方案可以更好的適應快速變化的標準、協(xié)議和性能需求。隨著(zhù)新的FPGA體系的出現，DSP IP核和工具數量的增加，采用可編程邏輯的DSP應用繼續增加。FPGA器件能夠以高速、實(shí)時(shí)、低成本、高靈活性的優(yōu)點(diǎn)應用于數字信號處理領(lǐng)域，它可以完全取代通用DSP芯片或作為通用DSP芯片的協(xié)處理器進(jìn)行工作。