FPGA電源設計適合并行工程嗎？

　　FPGA電流特征趨勢正在推動(dòng)復雜性的提高，因為FPGA中更高的密度和包含的外設/功能/IP模塊的數量正在呈摩爾定律增長(cháng)——每?jì)纱に嚬濣c(diǎn)相比，相同面積的硅片所容納的模塊數量基本要翻倍。雖然提供給FPGA的電壓是固定的，但每個(gè)電壓的工作電流不是固定的，會(huì )根據FPGA邏輯的實(shí)現方法變化而發(fā)生波動(dòng)。

　　當內部邏輯門(mén)塊或I/O單元在高利用率和低利用率之間轉換時(shí)，電流波動(dòng)異常劇烈。隨著(zhù)FPGA切換到更高的處理速率，消耗電流將增加，電壓將趨于下降。一個(gè)好的電源設計要防止壓降超過(guò)電壓瞬時(shí)門(mén)限。同樣，當FPGA切換到較低處理速率時(shí)，電流消耗將下降，電壓將趨于提高，電源設計應防止其超過(guò)相應的門(mén)限?？傊?，可能會(huì )實(shí)質(zhì)影響電源設計的大量不確定性源自FPGA設計師如何在FPGA上實(shí)現系統。

　　這類(lèi)不確定性特別影響FPGA系統，部分原因是因為使用FPGA的關(guān)鍵特性之一是，設計師可以創(chuàng )建任何大小的處理資源和任意數量的冗余處理資源，以便與軟件可編程處理器相比能用較短的時(shí)間和/或較低的功耗解決他們的問(wèn)題。因此，雖然軟件可編程處理器擁有可以同時(shí)操作的有限處理資源，但FPGA提供了創(chuàng )建專(zhuān)門(mén)的、最優(yōu)的和定制的處理資源的機會(huì )，不過(guò)要求定制的電源設計。

　　供電

　　理解和管理FPGA設計師如何在設計周期早期在FPGA上實(shí)現高處理狀態(tài)和低處理狀態(tài)之間的轉換，將顯著(zhù)影響電源設計師優(yōu)化電源設計和滿(mǎn)足系統功耗要求的可選方法。FPGA中的每個(gè)電源軌沒(méi)有要求也沒(méi)有必要采用獨立的電源，因為這樣會(huì )增加成本，占用太多寶貴的電路板空間。相反，電源設計師可以使用分布式電源網(wǎng)絡(luò )，由降壓穩壓器將系統電源降下來(lái)，然后分配給各個(gè)負載點(diǎn)穩壓器再提供每個(gè)電壓軌。每個(gè)穩壓器設計提供恒定的輸出電壓，只要確保輸入電壓和輸出負載電流在設計范圍內。

　　有兩種基本類(lèi)型的穩壓器：線(xiàn)性型和開(kāi)關(guān)型。與開(kāi)關(guān)穩壓器相比，線(xiàn)性穩壓器更容易實(shí)現，可以提供更小噪聲或更小電壓紋波的更穩定輸出，并且使用成本更低，占用的電路板面積更小。然而，它們的電源轉換效率要比開(kāi)關(guān)穩壓器低很多，特別是當輸入輸出壓差較大時(shí)。例如使用線(xiàn)性穩壓器從5V產(chǎn)生1V，其轉換效率只有20%，比開(kāi)關(guān)穩壓器的近85%轉換效率低得多。

　　轉換效率是指輸出功率與輸入功率之比，較低的效率意味著(zhù)穩壓器在消耗功率，而不是FPGA在消耗功率。因此對于具有大工作電流的FPGA應用來(lái)說(shuō)，開(kāi)關(guān)穩壓器比線(xiàn)性穩壓器更適合。一些高端FPGA系統的快速I(mǎi)/O節點(diǎn)電流可達80A.另外，由于浪費的功耗引起的溫升將影響用于維持系統元件性能的散熱器或空氣對流所需的空間。一般來(lái)說(shuō)，如果沒(méi)有空氣對流，每平方英寸銅耗散1W的功率將導致溫度升高10℃。

　　雖然開(kāi)關(guān)穩壓器的功效比線(xiàn)性穩壓器大得多，但它有噪聲問(wèn)題，即具有更大的電壓紋波，因而給電源設計師增加了縮小容差門(mén)限的挑戰。在電路板上正確放置開(kāi)關(guān)穩壓器件是盡量減小電氣噪聲的關(guān)鍵，而其體積稍大的元件又增加了這種挑戰性。

　　因此，在設計過(guò)程中足夠早地了解有關(guān)功耗預算方面的正確知識，有助于電源設計師合理安排正確的電路板位置和電路板空間，以便使用更高效的開(kāi)關(guān)穩壓器，或更好地使用較低效率的線(xiàn)性穩壓器。

　　早期規劃

　　大部分FPGA功耗取決于FPGA設計師在系統開(kāi)關(guān)頻率、輸出負載、供電電壓、互連數量、互連開(kāi)關(guān)百分比以及邏輯與互連模塊結構方面的實(shí)現選擇。這些選擇反過(guò)來(lái)又影響電源設計師的判斷和在系統設計方面的權衡，進(jìn)而可能影響最終系統性能。

　　幸運的是，FPGA電源設計師有多種工具和技術(shù)可以用來(lái)在設計過(guò)程早期分析電源問(wèn)題。舉例來(lái)說(shuō)，大多數FPGA供應商提供的早期功耗預估器和功耗分析器可幫助設計師建立功耗預算。設計師可以使用基于軟件的早期功耗預估器——基本上是美化過(guò)或文字形式的電子表格——在設計過(guò)程早期收集邏輯規模和工作速率的值與假設條件，然后估計系統各個(gè)部分將使用多少功耗(見(jiàn)圖2)。

　　圖2：在這個(gè)基于軟件的早期功耗預估器中顯示的工作表可以根據規劃的FPGA用途為每個(gè)電源軌提供建議的元件(Altera提供)。