電源是怎樣煉成的（1）干凈的電源也會(huì )臟

我剛工作的時(shí)候，幾乎不涉及電源的設計。當時(shí)主要做的工作是“模數混合電路”的設計，因為模擬部分是音頻小信號，而且是微弱信號，所以電源供電一律采用模擬電源供電，為的是電源本身比較“干凈”，這樣模擬信號器件的GND和電源相對都比較“干凈”。

當時(shí)面臨的挑戰是：電源本身已經(jīng)很干凈了，但是由于是“模數混合電路”，所以依然需要將數字電路產(chǎn)生的干擾抑制在數字區，不要干擾模擬信號。

電源和地的分離：

獨立的電源軌：為模擬和數字部分提供獨立的電源，減少電源噪聲的傳遞。數字電路和模擬電路分別供電，不要共用電源，信號條理部分電源單獨產(chǎn)生，并且用線(xiàn)性電源。

分離地平面：在電路板上，模擬地和數字地盡量分離，只在單一點(diǎn)上連接，這樣可以防止數字地上的噪聲干擾模擬部分。

去耦電容：

在數字電路部分的電源上放置去耦電容，尤其是靠近每個(gè)芯片的引腳，以濾除電源上的高頻噪聲。數?；旌想娐犯⒁?，雖然我們使用了線(xiàn)性電源，電源本身沒(méi)有紋波對模擬信號進(jìn)行干擾。但是數字信號的跳變，會(huì )產(chǎn)生電源完整性的問(wèn)題。

最終我們要求在用電器件的接收端接收到良好質(zhì)量的電源，我們需要整個(gè)電源平面的所有的噪聲。對于電源的噪聲來(lái)源：穩壓芯片輸出的電壓不是恒定的，會(huì )有一定的紋波；穩壓電源無(wú)法實(shí)時(shí)響應負載對于電流需求的快速變化。穩壓電源響應的頻率一般在200kHz以?xún)?，能做正確的響應，超過(guò)了這個(gè)頻率則在電源的輸出短引腳處出現電壓跌落；負載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗產(chǎn)生壓降；外部的干擾。

此處提到“負載瞬態(tài)電流”，這個(gè)問(wèn)題不是由電源輸出端的電源模塊或者電源芯片所產(chǎn)生，而是由用電負載自身的負載變化所產(chǎn)生，這個(gè)負載變化又是由于大量數字信號在“跳變”所產(chǎn)生。集成電路是由無(wú)數的邏輯門(mén)電路組成，基本的輸出單元我們可以看成是CMOS反相器，如圖所示。

當控制信號是一個(gè)低電平的時(shí)候，上面PMOS打開(kāi)，此時(shí)輸出是高電平。打開(kāi)的瞬間，VCC通過(guò)LVCC和R，對芯片B的輸入管腳進(jìn)行充電。當控制信號是一個(gè)高電平的時(shí)候，下面的NMOS打開(kāi)，此時(shí)輸出的是低電平。打開(kāi)的瞬間，芯片B的輸入管腳儲存的電量經(jīng)過(guò)NMOS進(jìn)行放電。在CMOS反相器輸出狀態(tài)發(fā)生變化的時(shí)候，流過(guò)的電流正是變化的電流。于是，在走線(xiàn)、過(guò)孔、平面層和封裝（鍵合引線(xiàn)、引腳）等這些具有電感的連接部件上，便會(huì )感應出電壓。例如標準的GND地電位應該是0V，但是芯片與地之間的鏈接部件存在電感，就會(huì )感應出電壓VGND，那么芯片上的“地”電位就被抬高了，高于0V。如圖13.2所示，當CMOS輸出信號同時(shí)從低電平到高電平切換時(shí)，VCC上會(huì )觀(guān)測到一個(gè)負電壓的噪聲，同時(shí)也會(huì )影響到GND，并有可能引起一個(gè)振蕩。當輸出信號從高電平到低電平切換時(shí)， GND上會(huì )觀(guān)測到一個(gè)正電壓的噪聲，同時(shí)也會(huì )影響到VCC,并有可能引起一個(gè)振蕩。










綜上所述，雖然可以選擇足夠“干凈”的電源，但是由于數字電路部分工作的時(shí)候，眾多的“跳變”會(huì )導致產(chǎn)生新的波動(dòng)在電源網(wǎng)絡(luò )和GND網(wǎng)絡(luò )上，導致原本“干凈”的數字電源和數字GND變“臟”。

最有效的控制數字干擾模擬的措施：?jiǎn)吸c(diǎn)接地

單點(diǎn)接地（Single-Point Grounding）是通過(guò)在一個(gè)共同點(diǎn)將模擬地和數字地連接起來(lái)，從而減少地回路干擾的一種方法。這種技術(shù)能夠有效抑制數字電路對模擬電路的干擾，主要原因有以下幾個(gè)方面：

1. 減少地回路噪聲

當模擬地和數字地在多個(gè)點(diǎn)連接時(shí)，會(huì )形成地回路，這些回路可能會(huì )引入噪聲。由于數字電路的高頻開(kāi)關(guān)活動(dòng)，地回路中可能會(huì )產(chǎn)生高頻噪聲，這些噪聲會(huì )耦合到模擬電路中，影響其性能。單點(diǎn)接地通過(guò)限制地回路的數量，減少了這些高頻噪聲的路徑，從而降低了干擾。

2. 隔離高頻干擾

數字電路通常會(huì )產(chǎn)生高頻噪聲，單點(diǎn)接地將數字地和模擬地分開(kāi)，只有在一個(gè)共同點(diǎn)連接。這使得高頻噪聲主要存在于數字地平面上，不會(huì )輕易傳遞到模擬地平面，從而有效隔離了高頻干擾。

3. 控制電流路徑

通過(guò)單點(diǎn)接地，可以更好地控制電流路徑，確保數字電流和模擬電流在不同的地平面上流動(dòng)，減少了數字電流在模擬地平面上產(chǎn)生的電壓降和噪聲。

4. 簡(jiǎn)化地平面設計

單點(diǎn)接地簡(jiǎn)化了電路板的地平面設計，使得模擬和數字部分的地平面可以獨立優(yōu)化，從而進(jìn)一步減少干擾。例如，可以在數字地平面上設置更多的去耦電容，而在模擬地平面上設置更多的濾波電容。

5. 減少交叉耦合

單點(diǎn)接地有助于減少模擬和數字信號之間的交叉耦合。通過(guò)在物理上分離模擬和數字地平面，并在適當的位置連接，可以減少高頻開(kāi)關(guān)信號對模擬信號的影響。

實(shí)踐中的應用

在實(shí)際設計中，單點(diǎn)接地通常會(huì )在電源入口、連接器處或者系統的中央位置進(jìn)行。這一點(diǎn)必須選在對模擬和數字信號影響最小的位置，通常在電源輸入附近。確保模擬和數字部分的地盡可能獨立運行，只有在需要時(shí)才通過(guò)單點(diǎn)連接起來(lái)。

通過(guò)這些措施，單點(diǎn)接地可以顯著(zhù)減少數字信號對模擬信號的干擾，提高模數混合電路的整體性能和穩定性。

電源和GND可以通過(guò)分開(kāi)接的方式來(lái)解決，但是模擬信號最終是需要傳遞給ADC的，我們還需要設計一些電路隔離模擬信號和數字信號。

這個(gè)階段雖然我在學(xué)習過(guò)程中沒(méi)有具體參與電源的設計，但是對電源的干擾與控制干擾有了認知，對模數混合電路的干擾源和設計要點(diǎn)有了理解，同時(shí)在PCB設計過(guò)程中如何解決和優(yōu)化電源網(wǎng)絡(luò )和GND網(wǎng)絡(luò )有了概念。

以開(kāi)關(guān)電源電路為例：

1、Phase平面

Phase平面，即電感與電源IC鏈接的平面，是最臟的信號（大電流、高電壓跳變、強干擾）；滿(mǎn)足通流的情況下面積盡可能的小，減小其對外界的干擾和輻射。

2、環(huán)路補償等小信號

環(huán)路補償等小電流信號，電路的環(huán)路盡可能的小，通過(guò)減小面積，減小外部干擾的磁通量，減小受干擾的程度，保證信號的穩定性和信噪比。

總結：強干擾信號（Phase平面）好比廁所、小信號電路（環(huán)路補償）比作廚房。

我們在PCB設計的時(shí)候，原則就是要保護好廚房，防止廁所干擾過(guò)來(lái)；電源設計如此，其他的電路設計也是如此。

我們要分清楚什么是“臟信號”，要學(xué)會(huì )如何保護微弱信號。