基于MicroBlaze嵌入式Web服務(wù)器設計

　　1 引言

　　由于Internet技術(shù)的滲透，嵌入式系統正變得越來(lái)越智能化并具有越來(lái)越多的網(wǎng)絡(luò )友好特性。Web技術(shù)的飛速發(fā)展，給嵌入式系統進(jìn)入Internet提供絕佳的途徑。在現場(chǎng)儀表和企業(yè)設備層應用嵌入式技術(shù)是企業(yè)監控系統的發(fā)展趨勢。與現場(chǎng)總線(xiàn)技術(shù)相比，嵌入式技術(shù)不僅為開(kāi)發(fā)者提供了大量的工具和函數庫，而且減少了傳統的客戶(hù)端，減少了二次開(kāi)發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結合起來(lái)，使得整個(gè)工控網(wǎng)絡(luò )易于和Internet實(shí)現無(wú)縫連接;現在多數企業(yè)控制網(wǎng)絡(luò )是通過(guò)專(zhuān)用線(xiàn)路進(jìn)行數據通信，其通信介質(zhì)、通信協(xié)議都是專(zhuān)用的，而Internet技術(shù)的滲透使嵌入式設備的遠程控制和管理方式都有了改變，不再需要專(zhuān)用的通信線(xiàn)路，傳輸的信息也不再局限于數據信息。Web技術(shù)的發(fā)展、通信協(xié)議的公開(kāi)、HTML語(yǔ)言的標準統一性，使得只要在嵌入式設備中有一個(gè)微型服務(wù)器，通過(guò)用任意一種Web瀏覽器，用戶(hù)就可以監控現場(chǎng)數據和設備。

　　2 嵌入式軟核處理器MicroBlaze

　　MicroBlaze是基于Xilinx公司FPGA的微處理器IP核，和其他外設IP核一起，可以完成可編程系統芯片(SoPc)的設計。MicroBlaze 32位軟處理芯核運行速度為150 MHz，性能達100 D-MIPS。采用RISC架構和哈佛結構的獨立32位指令和數據總線(xiàn)，可以全速度執行存儲在片上存儲器和外部存儲器中的程序并訪(fǎng)問(wèn)其中的數據。支持CoreConnect總線(xiàn)的標準外設集合為MicroBlaze設計人員提供了兼容性和重利用能力。MicroBlaze內部有32個(gè)32位通用寄存器和2個(gè)32位特殊寄存器PC指針和MSR狀態(tài)標志寄存器。為了提高性能，MicroBlaze還具有指令和數據緩存。所有的指令字長(cháng)都是32位，有3個(gè)操作數和2種尋址模式。指令按功能劃分有邏輯運算、算術(shù)運算、分支、存儲器讀/寫(xiě)和特殊指令等。指令執行的流水線(xiàn)是并行流水線(xiàn)，他分為3級流水：取指、譯碼和執行。

　　MicroBlaze軟處理器可為您提供不同方法的靈活性。首先可以從處理器內核開(kāi)始，構建能夠準確滿(mǎn)足設計需要的外設集合。由于只需要實(shí)現自己所需要的部分，因此避免了芯片資源浪費。因為不需要編寫(xiě)代碼關(guān)閉/禁止不需要的處理器功能，因此降低了軟件設計復雜性。創(chuàng )建專(zhuān)用處理器配置的工作也成為一項簡(jiǎn)單的任務(wù)，而為了滿(mǎn)足技術(shù)規格的變化專(zhuān)用處理器配置隨時(shí)可能需要改變。即使在實(shí)際應用5～6年后，連FPGA硬件本身可能也已經(jīng)接近其生命期的終點(diǎn)時(shí)，只需要簡(jiǎn)單的利用同樣的C代碼將軟處理器內核移植到新的FPGA硬件中就可以。硬件平臺或許需要一定的PCB修改，但遺留下的代碼仍然是可用的，不需要修改。

　　3 系統結構

　　在系統結構設計上，考慮現有的各種嵌入式網(wǎng)絡(luò )實(shí)現方案，絕大多數嵌入式Internet都使用微控制器和相應的軟件來(lái)實(shí)現。本文介紹的嵌入式Web服務(wù)器的設計則是采用基于FPGA的MicroBlaze軟核處理器，其靈活性大大提高，而成本則可以大大降低，充分體現了可編程片上系統(SoPc)的優(yōu)勢。系統主要支持CoreConnect總線(xiàn)的標準外設集合，DDR SDRAM主要用來(lái)存放軟件代碼以及一些需要保存的參數，BRAM用來(lái)在系統運行時(shí)的代碼和數據存儲;網(wǎng)絡(luò )接口芯片采用SMSC公司的IAN91C111芯片作為網(wǎng)絡(luò )接口。該器件是一個(gè)以太網(wǎng)控制器，實(shí)現了網(wǎng)絡(luò )7層協(xié)議棧中的物理層和MAC層的功能。他具有10 M/100 M自適應、雙工/半工自適應等功能，非常適合嵌入式網(wǎng)絡(luò )開(kāi)發(fā)。LCD用來(lái)指示系統運行狀態(tài)。整個(gè)系統的結構如圖1所示。

　　4 硬件設計

　　本文在進(jìn)行硬件設計的時(shí)候采用基于IP核的設計方法，并將大部分功能在單個(gè)FPGA芯片上予以實(shí)現。設計電路原理圖之前，必須根據系統需求選擇合適的IP核。所謂IP核，是指那些以硬件形式(硅片版圖)或者軟件形式(用Verilog、VHDL描述的RTL或者門(mén)級模型)存在的、具有特定功能的硬件電路。IP核通常分為硬核、固核與軟核3種。根據系統的硬件開(kāi)發(fā)環(huán)境以及性能需求，本文選擇Xilinx公司開(kāi)發(fā)的一系列軟核產(chǎn)品，他們是用VHDL語(yǔ)言所描述的硬件模塊，允許用戶(hù)根據需要對各種參數進(jìn)行配置，如數據通路帶寬、優(yōu)先進(jìn)行速度優(yōu)化還是資源優(yōu)化等，因而應用非常靈活。系統所用到的軟IP核產(chǎn)品有MicroBlaze，BRAM、定時(shí)器、通用異步收發(fā)器UART，以及用于外部功能擴展的OPB總線(xiàn)模塊。

　　硬件設計使用的是ISE可編程邏輯器件集成開(kāi)發(fā)環(huán)境。提供從設計輸入到器件編程的全部功能。采用Xilinx公司的EDK開(kāi)發(fā)工具可大大提高系統設計效率，他能夠在圖形化界面內定制一個(gè)從硬件到軟件的完整系統。在EDK中包含了外設與MicroBlaze的接口，所以只需定義CPU與外設的接口即可。設計采用的CPU為MicroBlaze僅占用900個(gè)邏輯單元。在EDK下添加對應接口模塊。然后生成對應的VHDL文件。同時(shí)，EDK還根據定制的結果，自動(dòng)的生成針對特定硬件環(huán)境的C語(yǔ)言的頭文件以及函數庫，這在軟件設計中會(huì )極大地減少軟件開(kāi)發(fā)人員的工作量。

　　本文采用的是Xilinx公司Virtex4系列FPGA芯片，最多能提供200 000個(gè)邏輯單元和多達64 kB的BRAM存儲空間。由于FPGA芯片具有可反復更改的特性，因此有助于硬件系統的改進(jìn)和不斷升級。

　　由于在FPGA芯片上構造以太網(wǎng)物理層、MAC層電路較困難，本文將這些功能放到FPGA芯片的外面，使用LAN91C111芯片來(lái)實(shí)現以太網(wǎng)硬件接口功能。SMSC公司的LAN91C111是為了方便嵌入式應用系統連接到快速以太網(wǎng)而專(zhuān)門(mén)設計的，他實(shí)現CSMA/CD協(xié)議的物理層和媒體訪(fǎng)問(wèn)控制層(MAC)兩個(gè)部分，并可以很方便地與許多嵌入式處理器進(jìn)行數據交換。