基于MicroBlaze實(shí)現AXI總線(xiàn)雙核嵌入式系統

　　目的是利用嵌入在Xilinx FPGA中的MicroBlaze核實(shí)現基于AXI總線(xiàn)的雙核嵌入式系統設計以及共享實(shí)現LED燈的時(shí)控。對于共享實(shí)現LED燈時(shí)控的方法是通過(guò)在兩個(gè)低速總線(xiàn)之間加入一個(gè)axi2axi_connector實(shí)現axilite總線(xiàn)上的slave共享。對于實(shí)現雙核之間的通信主要方法是利用mailbox和mutex完成核間通信。硬件平臺采用的是Xilinx FPGA Spartan -6 Atlys板，軟件平臺是Xilinx EDK，主要使用的是XPS(硬件設計)和SDK(軟件設計)，開(kāi)發(fā)出了運行在FPGA上的基于MicroBlaze雙核的嵌入式系統，得出了核間通信的可行性以及共享slave實(shí)現LED燈時(shí)控的實(shí)用性。

　　前言

　　當前Xilinx新版本ISE系列產(chǎn)品基于AXI總線(xiàn)的趨勢越來(lái)越明顯，AXI總線(xiàn)是ARM高級微控制器總線(xiàn)結構的一部分，擁有高產(chǎn)率、高靈活、廣泛IP可用性等優(yōu)勢。MicroBlaze多核處理器可以實(shí)現彼此之間快速通訊以及并行處理計算等，可以提高處理問(wèn)題的速度，具有良好的可行性和實(shí)用性，而兩者的結合是當前開(kāi)發(fā)的新發(fā)展，通過(guò)Xilinx ISE系列軟件可以很方便地進(jìn)行硬件設計(XPS中)以及相應的軟件(SDK中)設計。FPGA設計相比ARM設計也存在優(yōu)勢，不是固定的芯片實(shí)現，也是可以通過(guò)用戶(hù)自定義IP核，可以嵌入所希望的系統來(lái)實(shí)現相應的功能[1]。因此，選擇設計基于A(yíng)XI總線(xiàn)的MicroBlaze雙核嵌入式系統是當前的開(kāi)發(fā)趨勢，同時(shí)Xilinx的Atlys板為實(shí)驗的可行性提供了硬件平臺。

　　硬件設計方案

　　本文將會(huì )簡(jiǎn)要介紹基于A(yíng)XI總線(xiàn)的MicroBlaze雙核嵌入式系統設計[2~3]，并分別對兩個(gè)核進(jìn)行LED燈時(shí)控的操作，即進(jìn)行軟件設計，檢驗硬件設計的實(shí)用性。如圖1 是實(shí)現上述功能的系統總體硬件結構設計簡(jiǎn)圖。

　　基于A(yíng)XI總線(xiàn)的MicroBlaze雙核SoPC系統設計.pdf