網(wǎng)絡(luò )處理器芯片的國產(chǎn)化之路

　　網(wǎng)絡(luò )處理器芯片主要用于構建網(wǎng)絡(luò )通信基礎設施平臺，對于位于網(wǎng)絡(luò )通信終端節點(diǎn)的用戶(hù)來(lái)說(shuō)，通常是透明而不可見(jiàn)的。因此，與通用CPU以及嵌入式CPU等大眾電子消費密切相關(guān)的通用處理器芯片相比，網(wǎng)絡(luò )處理器(Network Processor)芯片一直以來(lái)很少能夠獲得廣泛的關(guān)注。

　　實(shí)際上，網(wǎng)絡(luò )處理器廣泛應用于包括路由器、交換機等各類(lèi)網(wǎng)絡(luò )核心設備中，它特定應用于網(wǎng)絡(luò )通信領(lǐng)域的各種任務(wù)，例如報文處理、協(xié)議分析、路由查找、防火墻以及QoS等。網(wǎng)絡(luò )處理器芯片對于網(wǎng)絡(luò )通信基礎設施的重要性，阿爾卡特朗訊公司的 Basil Alwan有一句話(huà)形容得很貼切，“網(wǎng)絡(luò )處理器是網(wǎng)絡(luò )設備最根本的基因，它定義了路由器平臺的能力、可擴展性以及面向未來(lái)演化的可能性^[1]”。

　　國內外研制情況

　　經(jīng)過(guò)多年的發(fā)展，網(wǎng)絡(luò )處理器正逐漸替代網(wǎng)絡(luò )通信設備中固定功能的ASIC芯片，已成為構建網(wǎng)絡(luò )通信系統的戰略性核心器件。商用網(wǎng)絡(luò )處理器市場(chǎng)在不斷增長(cháng)，而市場(chǎng)上網(wǎng)絡(luò )處理器芯片產(chǎn)品則基本上來(lái)自國外廠(chǎng)商。

　　傳統網(wǎng)絡(luò )處理器按核心處理單元的不同可以分為兩類(lèi)，即基于微核的網(wǎng)絡(luò )處理器(NPU)以及基于通用CPU核的網(wǎng)絡(luò )處理器(GNP)，主要區別如表1所示。

　　目前，典型商用網(wǎng)絡(luò )處理器芯片包括阿爾卡特朗訊的FP系列^[1]、Marvell 公司的Xelerated系列^[2]、EZchip的NP系列^[3]等。上述網(wǎng)絡(luò )處理器通常采用多核多線(xiàn)程、超流水等高級體系結構，利用功能部件定制優(yōu)化、深亞微米集成電路設計等技術(shù)提高報文處理性能，其中多款網(wǎng)絡(luò )處理器可以達到400Gbps報文處理要求。

　　阿爾卡特朗訊公司的FP3網(wǎng)絡(luò )處理器集成共288個(gè)RISC Core，主頻可達1GHz，其中每32個(gè)Core為一個(gè)Cluster，共9個(gè)Cluster。它采用多Pipeline處理模型，FP3的報文轉發(fā)處理能力高達400Gbps。與FP3類(lèi)似，Marvell公司的HX4100網(wǎng)絡(luò )處理器(原Xelerated公司)也采用類(lèi)似的多Pipeline處理模型，通過(guò)集成數百個(gè)支持VLIW指令集的PISC(Packet Instruction set computer)專(zhuān)用處理器核，也可實(shí)現400Gbps線(xiàn)速報文處理。值得一提的是，HX4100流水線(xiàn)間得PISC采用同步數據流體系結構，從而避免了控制流模型中的指令相關(guān)性對性能的影響，可確保系統獲得確定性的處理性能。EZchip的NP-5采用Functional Pipeline處理模型，處理流程映射到4級面向任務(wù)優(yōu)化的處理引擎，采用專(zhuān)用指令集，基于功能編程語(yǔ)言(FPL)開(kāi)發(fā)，分組處理能力達到240Gbps。上述芯片產(chǎn)品都屬于基于微核的網(wǎng)絡(luò )處理器，大多采用流水線(xiàn)方式組織，以提供極高的報文轉發(fā)處理性能，在芯片功耗方面具有優(yōu)勢，主要缺點(diǎn)是通常僅支持微碼編程，軟件開(kāi)發(fā)復雜困難。

　　Broadcom公司的XLP II 900網(wǎng)絡(luò )處理器^[4]集成了多達80個(gè)通用CPU核(nxCPUs)，具有三級Cache存儲子系統和4個(gè)DDR3內存控制器，采用并行處理架構，可提供160Gbps報文轉發(fā)處理性能。通過(guò)集成安全加速引擎，其可支持高性能的加密、認證以及深度報文檢測等功能。Cavium公司的OCTEON III網(wǎng)絡(luò )處理器^[5]也采用并行架構，通過(guò)集成48個(gè)64位MIPSCPU核和大量的加速引擎，可提供100Gbps報文轉發(fā)處理能力，并支持廣泛的網(wǎng)絡(luò )業(yè)務(wù)處理硬件加速。上述芯片產(chǎn)品都屬于基于通用CPU核的網(wǎng)絡(luò )處理器(GNP)，面向支持多樣化網(wǎng)絡(luò )高層協(xié)議和業(yè)務(wù)處理設計，具有較強的可編程性，通?？梢灾С諧/C++高級語(yǔ)言編程，并運行通用Linux操作系統，從而為開(kāi)發(fā)人員帶來(lái)便捷。然而，集成度與功耗問(wèn)題嚴重制約了GNP的性能提升。

　　從國內來(lái)看，華為、中興等網(wǎng)絡(luò )設備廠(chǎng)商以及國防科大等科研院所早已基于國外成熟網(wǎng)絡(luò )處理器芯片設計了多款高性能路由器產(chǎn)品，并已經(jīng)在國內外市場(chǎng)上得到廣泛應用。國防科大、西安電子科大以及清華大學(xué)等單位在國內也較早開(kāi)展了網(wǎng)絡(luò )處理器研制，取得了一定進(jìn)展和技術(shù)積累，但與國外仍有一定差距，目前還沒(méi)有成熟的國產(chǎn)商用網(wǎng)絡(luò )處理器芯片產(chǎn)品。

　　隨著(zhù)國家戰略層面對網(wǎng)絡(luò )通信基礎設施安全及自主創(chuàng )新能力的重視，作為構建網(wǎng)絡(luò )通信設備的核心器件，網(wǎng)絡(luò )處理器芯片的國產(chǎn)化將是一種必然。為了選擇一條切實(shí)可行的網(wǎng)絡(luò )處理器研制的技術(shù)途徑，必須充分把握網(wǎng)絡(luò )處理器研制所面臨的挑戰和技術(shù)發(fā)展趨勢。