網(wǎng)絡(luò )處理器芯片的國產(chǎn)化之路

　　研制挑戰與技術(shù)趨勢

　　與通用CPU不同，網(wǎng)絡(luò )處理器芯片研制一方面涉及網(wǎng)絡(luò )通信、微電子、操作系統以及處理器體系結構等多個(gè)領(lǐng)域的技術(shù)，設計難度大;另一方面其處理性能必須能夠匹配飛速增長(cháng)的網(wǎng)絡(luò )接口帶寬需求，硬性要求高。因此，網(wǎng)絡(luò )處理器芯片復雜度高、實(shí)現困難，其研制周期長(cháng)，投入資金高昂，研發(fā)難度非常大，這也是國產(chǎn)商用高性能網(wǎng)絡(luò )處理器遲遲未取得突破的重要原因。以思科公司為例，其SPP網(wǎng)絡(luò )處理器于1999年開(kāi)始設計，2003年才在cisco的第一臺集群路由器CRS-1中使用;而其在2008年設計完成的QFP網(wǎng)絡(luò )處理器前后共花費1億美金才研制成功，商用高性能網(wǎng)絡(luò )處理器的研制難度可見(jiàn)一斑。

　　從技術(shù)發(fā)展趨勢看，隨著(zhù)軟件定義網(wǎng)絡(luò )(Software Defined Network，SDN)、網(wǎng)絡(luò )功能虛擬化(Network Function Virtualization)等技術(shù)的出現和發(fā)展，對網(wǎng)絡(luò )通信設備的可編程性提出更高要求。不斷演化的網(wǎng)絡(luò )通信業(yè)務(wù)和協(xié)議也要求構建網(wǎng)絡(luò )通信設備的核心器件必須能夠易于編程開(kāi)發(fā)，以期加快系統研制進(jìn)度、降低開(kāi)發(fā)成本并實(shí)現投資保護?；谕ㄓ?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/CPU">CPU核的網(wǎng)絡(luò )處理器GNP雖然提供高度的可編程性支持，然而在功耗及芯片集成度方面的天然劣勢使其難以滿(mǎn)足飛速增長(cháng)的網(wǎng)絡(luò )通信帶寬的需求。

　　針對上述問(wèn)題，Intel公司提出未來(lái)的通信處理平臺應該以通用多核CPU為核心，采用芯片組方式，從而在性能與可編程性間獲得完美折衷。Intel的Crystal Forest通信處理平臺^[6]采用雙Xeon處理器作為分組處理的主要功能單元，通過(guò)集成片外QuickAssist加速器，將DPI、加解密以及解壓縮等常用的分組處理功能卸載到QuickAssist加速器中。從軟件層面看，QuickAssist通過(guò)提供加速器抽象層，隔離各種物理實(shí)體，從而允許上層軟件都通過(guò)統一接口訪(fǎng)問(wèn)多樣化的硬件加速器。雖然，Crystal Forest通信平臺目前僅可以支持約100Gbps的流量的線(xiàn)速處理，與業(yè)界高性能網(wǎng)絡(luò )處理器有一定差距，但是我們認為Intel提出的基于通用多核CPU的多芯片解決方案值得思考和借鑒。多芯片解決方案可以有效緩解對網(wǎng)絡(luò )處理器芯片設計的性能壓力，并在系統升級、部署方面提供更大的靈活性。在思科以及阿爾卡特朗訊最近推出的高性能核心路由器中(例如思科CRS-3)，高性能轉發(fā)線(xiàn)卡都集成多個(gè)處理芯片協(xié)同完成分組轉發(fā)處理業(yè)務(wù)。

　　國產(chǎn)化技術(shù)途徑

　　在把握了網(wǎng)絡(luò )處理器芯片研制挑戰以及發(fā)展趨勢的基礎上，我們認為基于國產(chǎn)通用多核CPU+可編程網(wǎng)絡(luò )處理引擎(NPE)的架構是網(wǎng)絡(luò )處理器芯片國產(chǎn)化一條現實(shí)可行的技術(shù)途徑。實(shí)際上，網(wǎng)絡(luò )處理器研制與高性能CPU及通用操作系統研制有很多共性技術(shù)，例如高性能RISC核設計、片上網(wǎng)絡(luò )、低延時(shí)高帶寬的存儲器接口、操作系統和編譯系統等。以飛騰、龍芯為代表的國產(chǎn)通用多核CPU以及以麒麟為代表的國產(chǎn)操作系統在國家核高基等項目支持下已取得巨大突破，其相關(guān)成果已經(jīng)在國家信息系統建設中發(fā)揮重要作用。因此，有效利用國產(chǎn)高性能CPU和操作系統的研究成果，并對其網(wǎng)絡(luò )處理能力進(jìn)行充分挖潛，是縮短國產(chǎn)網(wǎng)絡(luò )處理器芯片研制周期，降低研制成本和風(fēng)險的有效途徑。

　　然而，通用多核CPU主要面向通用計算領(lǐng)域設計，適用于計算密集型的應用。而網(wǎng)絡(luò )處理器則主要面向網(wǎng)絡(luò )處理領(lǐng)域設計，適用于訪(fǎng)存密集型應用。如何提高通用CPU的訪(fǎng)存計算比(MCR)是決定能否利用通用CPU進(jìn)行網(wǎng)絡(luò )處理的關(guān)鍵。針對這一問(wèn)題，國防科技大學(xué)課題組對網(wǎng)絡(luò )處理器實(shí)現模型和途徑進(jìn)行了深入研究和探索，提出應擺脫傳統以多核軟件為核心的實(shí)現模型，由可編程硬件(即NPE)定義網(wǎng)絡(luò )報文的處理路徑，并對性能敏感的功能進(jìn)行硬化卸載，從而有效降低通用多核CPU軟件的處理壓力，實(shí)現系統性能提升。這種“硬件定義”的處理模型允許在不改變現有通用多核CPU內部架構、不對其內部實(shí)現進(jìn)行特定優(yōu)化的前提下，縮短網(wǎng)絡(luò )處理器研制周期，降低研制成本，從而有效加速網(wǎng)絡(luò )處理器芯片的國產(chǎn)化進(jìn)程。

　　總結

　　網(wǎng)絡(luò )處理器芯片作為構建網(wǎng)絡(luò )通信基礎設施的核心器件，其國產(chǎn)化必須綜合考慮芯片的設計復雜度和研制難度，準確把握技術(shù)發(fā)展趨勢。我們認為，國產(chǎn)通用多核CPU與可編程網(wǎng)絡(luò )處理引擎(NPE)相結合的體系結構是解決網(wǎng)絡(luò )處理器“中國芯”的問(wèn)題的一條希望之路。

　　參考文獻：
　　[1] 阿爾卡特朗訊FP3網(wǎng)絡(luò )處理器[R/OL]，http://www.alcatel-lucent.com/products/fp3.
　　[2]Marvell Xelerated網(wǎng)絡(luò )處理器[R/OL]，http://www.marvell.com/network-processors/xelerated-hx/.
　　[3]EZchip NP-5網(wǎng)絡(luò )處理器[R/OL]，http://www.ezchip.com/p_np5.htm.
　　[4]Broadcom XLP900網(wǎng)絡(luò )處理器[R/OL]，　　http://www.broadcom.com/products/Processors/Enterprise/XLP900-Series
　　[5]CaviumOcteon III網(wǎng)絡(luò )處理器[R/OL]，http://www.cavium.com/OCTEON-III_CN7XXX.html.
　　[6]TianTian, Alexander Belousov. Intel下一代通信平臺數據平面解決方案，2012.12.