如何在FPGA中實(shí)現狀態(tài)機

　　FPGA常常用于執行基于序列和控制的行動(dòng)，比如實(shí)現一個(gè)簡(jiǎn)單的通信協(xié)議。對于設計人員來(lái)說(shuō)，滿(mǎn)足這些行動(dòng)和序列要求的最佳方法則是使用狀態(tài)機。狀 態(tài)機是在數量有限的狀態(tài)之間進(jìn)行轉換的邏輯結構。一個(gè)狀態(tài)機在某個(gè)特定的時(shí)間點(diǎn)只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下，將在不同狀態(tài)間進(jìn)行轉換。

　　理論上講，狀態(tài)機可以分為Moore狀態(tài)機和Mealy狀態(tài)機兩大類(lèi)。它們之間的差異僅在于如何生成狀態(tài)機的輸出。Moore狀態(tài)機的輸出僅為當前 狀態(tài)的函數。典型的例子就是計數器。而Mealy狀態(tài)機的輸出是當前狀態(tài)和輸入的函數。典型的例子就是Richards控制器。

　　定義狀態(tài)機

　　當需要定義一個(gè)狀態(tài)機時(shí)，首先要繪制一張狀態(tài)圖。狀態(tài)圖可用來(lái)顯示狀態(tài)、狀態(tài)間的轉換和狀態(tài)機的輸出。圖1顯示了Moore狀態(tài)機的狀態(tài)圖(左)和Mealy狀態(tài)機的狀態(tài)圖(右)。

　　圖1,用于開(kāi)/關(guān)LED的Moore狀態(tài)機(左)和Mealy狀態(tài)機(右)的狀態(tài)圖。

　　如果您要在物理組件中實(shí)現這些狀態(tài)圖(工程師在FPGA問(wèn)世之前就是這么做的)，首先就得生成當前狀態(tài)和后續狀態(tài)表，然后生成實(shí)現狀態(tài)機所需的邏輯。不過(guò)由于我們將使用FPGA來(lái)實(shí)現設計，因此我們可以直接從狀態(tài)轉換圖開(kāi)始工作。

　　算法狀態(tài)圖

　　雖然有許多狀態(tài)機是使用圖1所示的狀態(tài)圖方法進(jìn)行設計的，但另外還有一種描述狀態(tài)機行為的方法，這就是算法狀態(tài)圖法。ASM圖(圖2)在外觀(guān)上更加接近軟件工程流程圖。它由三個(gè)基本部分構成：

　　狀態(tài)框。它與狀態(tài)名稱(chēng)有關(guān)，并包含Moore狀態(tài)輸出列表。

　　決策框。如果檢驗某條件為真，則進(jìn)行下一狀態(tài)的判斷。

　　條件輸出框。讓狀態(tài)機根據當前狀態(tài)和輸入描述Mealy輸出。

　　一些工程師認為，如果使用VHDL等硬件描述語(yǔ)言，則采用ASM格式進(jìn)行描述的狀態(tài)機更易于映射到實(shí)現方案中。

　　圖2,用于圖1所示的狀態(tài)機(Moore狀態(tài)機(左)，Mealy狀態(tài)機(右))的算法狀態(tài)圖。

　　Moore和Mealy:應該選擇哪個(gè)?

　　實(shí)現Moore狀態(tài)機還是Mealy狀態(tài)機，取決于狀態(tài)機需要實(shí)現的功能，以及特定的反應次數要求。兩種狀態(tài)機之間的最大差別在于狀態(tài)機如何對輸入 做出反應。在輸入和設置的適當輸出之間，Moore狀態(tài)機一般有一個(gè)時(shí)鐘周期的延遲。這就意味著(zhù)Moore狀態(tài)機無(wú)法對輸入變化立即做出反應，這點(diǎn)在圖3 中可以清楚地看到。而Mealy狀態(tài)機則能夠立即對輸入做出反應，這通常意味著(zhù)：實(shí)現相同的函數，Mealy狀態(tài)機比Moore狀態(tài)機需要更少的狀態(tài)。 Mealy狀態(tài)機的不足之處就是在與另一個(gè)狀態(tài)機進(jìn)行通信時(shí)，如果輸出出乎意料地嚴重依賴(lài)于其它事件的序列或時(shí)序，就可能會(huì )發(fā)生紊亂情況。

　　圖3,截屏顯示了Moore狀態(tài)機(上)和Mealy狀態(tài)機(下)輸出的仿真結果。

　　當然，并非只能使用單純的Moore狀態(tài)機或Mealy狀態(tài)機，也可以將這兩種狀態(tài)機混合使用，從而更有效地實(shí)現所需的函數。比如說(shuō)，用于接收RS232串行數據的狀態(tài)機就可以是混合機。