<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > Mentor與Lumerical整合光學(xué)設計和模擬流程

Mentor與Lumerical整合光學(xué)設計和模擬流程

作者: 時(shí)間:2014-10-09 來(lái)源:電子產(chǎn)品世界 收藏

  公司宣布與的INTERCONNECT整合一起,以便實(shí)現新的可利用Pyxis和Calibre平臺的矽光子設計方法。通過(guò)INTERCONNECT的整合,用戶(hù)現在能夠直接從Pyxis Schematic執行模擬仿真。

本文引用地址:http://dyxdggzs.com/article/263676.htm

  通過(guò)此整合,用戶(hù)可以繪制矽光子設計和測試平臺、設置光學(xué)類(lèi)比參數以進(jìn)行瞬態(tài)和頻率分析、執行模擬仿真,并從Pyxis Schematic模擬環(huán)境中以交互的方式查看結果。這不僅可以極大地提高工作效率,還可以充分利用已整合高相容性EZwave波形檢視器。

  EZwave檢視器在電性時(shí)間領(lǐng)域通常被用作混合信號波形的檢視器,包含基于波形的內置計算器、眼視圖形工具和TCL腳本編寫(xiě),同時(shí)還是處理光學(xué)模擬仿真結果的理想工具。

  在Pyxis自訂IC設計平臺中,結合使用Pyxis Schematic與Pyxis Implement(一種用于版圖設計的工具)。此平臺善于處理全角度相容性編輯,Pyxis Implement中由原理圖驅動(dòng)版圖的方法,利用相連性驅動(dòng)(connectivity-driven)波導管繞線(xiàn),并且支援徑向和絕熱彎曲以S型彎曲,使得用戶(hù)可以快速放置并組合光子程式化版圖單元(Pcells)。

  為了使得整套矽光子設計流程方法更完整,Calibre工具會(huì )執行DRC、LVS、曝光模擬和smart-fill,以確保光子器件的整個(gè)生產(chǎn)流程都符合設計意圖。

  Pyxis設計平臺模擬環(huán)境內的模擬是通過(guò)的INTERCONNECT光子模擬整合電路設計和模擬工具來(lái)執行的。通過(guò)作為整合項目的一部分, INTERCONNECT中添加了網(wǎng)表導入和匯出功能,使得Pyxis模擬平臺內可以進(jìn)行進(jìn)行原理圖設計、設置模擬和執行模擬。時(shí)域及頻率域模擬使用INTERCONNECT模擬器運行,其結果將提供給EzWave檢視器進(jìn)行分析。

  可以在以PDK驅動(dòng)的設計流程中將光子器件定義關(guān)鍵操作的參數以用于準確性模擬,并定義為INTERCONNECT簡(jiǎn)潔模型。簡(jiǎn)潔模型可以從晶圓代工廠(chǎng)特定或測量的資料取得而來(lái),這樣可提高設計精度并免除元件不斷更新。

   Solutions的CTO James Pond博士表示,INTERCONNECT與Pyxis的整合,為可擴展的光子積體電路設計、模擬和分析提供了一個(gè)無(wú)縫環(huán)境,過(guò)去10幾年來(lái),Lumerical的光子模擬軟體一直為設計師和研究人員提供各種用于創(chuàng )新性元件設計的工具。通過(guò)與合作,可以提供一個(gè)完整的設計生態(tài)系統,這是在各種應用中提高集成光子學(xué)技術(shù)的基礎。

  Mentor和Lumerical開(kāi)發(fā)了制程設計套件 (PDK),該套件通過(guò)OpSIS和CMC/SiEPIC來(lái)實(shí)現矽光子設計流程。此外,和Lumerical正在與矽光子領(lǐng)域的技術(shù)領(lǐng)導者A*STAR 微電子研究所 (IME)合作,為它們完善且廣泛被采用的技術(shù)平臺開(kāi)發(fā)下一代PDK。

  在2014年ECOC展會(huì )(歐洲最大型的光通信活動(dòng))上,Mentor和Lumerical將開(kāi)展一個(gè)研討會(huì )來(lái)展示此新的整合。



評論


作為英特爾下一代Tiger Lake-U平臺的一部分,Xe架構新核顯絕對是重大賣(mài)點(diǎn)。英特爾曾在上個(gè)月演示通過(guò)Tiger Lake核顯運行戰地5,在1080P分辨率和圖形預設為高的情況下游戲大體能保持以30FPS的速度運行。

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>