超寬帶（UWB）定位系統發(fā)射機基帶的系統設計，功能模塊分解、硬件實(shí)現

4.1.7導頻和保護子載波插入

在本文設計中，導頻和保護子載波插入也是利用雙口塊RAM來(lái)實(shí)現的，根據子載波映射到IFFT的輸入端口的編號，將相應數據對應的復數寫(xiě)入雙口塊RAM的地址中，當進(jìn)行IFFT變換時(shí)，只需將其順序讀出即可。

對工程文件進(jìn)行綜合、布局布線(xiàn)后仿真，得到如圖4.22所示結果。

圖4.22 導頻和保護子載波插入仿真結果

其中PIEN=1代表導頻與保護子載波插入開(kāi)始，將插入后的數據從雙口RAM中順序讀出，就得到了最后輸出的結果。

使用Chipscope添加觀(guān)察信號采樣時(shí)鐘、觸發(fā)信號和待觀(guān)察信號，重新綜合、布局布線(xiàn)生成bit文件，下載到目標板后用ChipScope進(jìn)行在線(xiàn)測試，得到觀(guān)測結果如圖4.23所示。通過(guò)仿真結果和在線(xiàn)測試結果的對比，可以驗證設計的正確性。

圖4.23 導頻和保護子載波插入在線(xiàn)測試結果

4.1.8IFFT變換

在MB-OFDM-UWB系統中，OFDM調制和解調可以分別通過(guò)IFFT/FFT來(lái)實(shí)現，頻域數據符號經(jīng)過(guò)N點(diǎn)的IFFT運算變換為時(shí)域信號，接下來(lái)便可以傳輸給射頻前端發(fā)射出去。

本文利用Xilinx的Ipcore FFT v5.0來(lái)實(shí)現IFFT功能，FFT v5.0核采用DIT的Cooley-Tukey算法，提供4種不同的結構： Pipelined, Streaming I/O, Radix—4 Burst I/O，Radix—2 Burst I/O，Radix—2 Lite Burst I/O，

在這四種結構中，第一種流水式輸入/輸出可以實(shí)現連續幀處理，速度最快，但也需要最多的乘法器?；?突發(fā)式輸入/輸出結構擁有較小的結構，需要較少的資源，但必須等待前一幀數據處理完成，才能處理下一幀數據，轉換時(shí)間較第一種長(cháng)。另外兩種基2結構較為簡(jiǎn)單，使用資源也最少，但是速度也是最慢的。

基于運算速度和芯片資源的綜合考慮，本文采用Radix—4 Burst I/O結構的IFFT配置方式，FFT IP核模塊框圖如圖所示^[32]。

圖4.24 FFT IP核模塊框圖

上面已經(jīng)講到，采用Burst I/O模式的IFFT核需要等待前一幀數據處理完成才能輸入下一幀，如果輸入使用原來(lái)的SYS_CLK_D時(shí)鐘來(lái)作為IFFT變換的時(shí)鐘，在下一幀來(lái)的之前是無(wú)法完成計算的，因此，需要對輸入IFFT的數據進(jìn)行時(shí)鐘轉換，將速度提升一倍，以滿(mǎn)足時(shí)序要求。當IFFT變換完成后，再利用時(shí)鐘轉換模塊將數據調整回原來(lái)的速率。實(shí)現框圖如圖4.25所示

圖4.25 IFFT 實(shí)現框圖

仿真結果如圖4.26所示

圖4.26 IFFT模塊仿真結果

從圖中可以看出，每組輸入數據都能滿(mǎn)足在上一組數據輸出結束后開(kāi)始輸入，從而滿(mǎn)足突發(fā)式輸入輸出的設計要求。使用Chipscope添加觀(guān)察信號采樣時(shí)鐘、觸發(fā)信號和待觀(guān)察信號，重新綜合、布局布線(xiàn)生成bit文件，下載到目標板后用ChipScope進(jìn)行在線(xiàn)測試，由于受到資源的限制，采樣深度和采樣信號個(gè)數都受到限制，只能夠采樣一些關(guān)鍵的數據，得到觀(guān)測結果如圖4.27所示。通過(guò)仿真結果和在線(xiàn)測試結果的對比，可以驗證設計的正確性。

圖4.27 IFFT在線(xiàn)測試結果

4.2本章小結

在這一章中，根據第三章的設計方案，完成對各個(gè)模塊的Verilog HDL程序編寫(xiě)仿真，以及在ISE仿真平臺上進(jìn)行詳細的驗證，我們選用Xilinx公司的Spartan-6型FPGA作為目標硬件，使用Verilog HDL作為描述語(yǔ)言。對于硬件實(shí)現的驗證調試采用了Xilinx公司的在線(xiàn)片內信號分析工具ChipScope Pro，通過(guò)FPGA上的實(shí)測結果與Modelsim 上的仿真的比較結果驗證設計的正確性。