超寬帶（UWB）定位系統發(fā)射機基帶的系統設計，功能模塊分解、硬件實(shí)現

第5章基帶整體功能仿真與實(shí)現

5.1系統原理圖和功能仿真

本文的設計中采用Verilog HDL編寫(xiě)各個(gè)模塊，并在原理圖編輯界面將各個(gè)模塊連接起來(lái)，得到了整個(gè)系統的頂層文件。這樣即能夠簡(jiǎn)單明了的對各個(gè)模塊進(jìn)行描述，又能夠對整個(gè)系統有清晰、直觀(guān)的認識。

圖5.1 MB-OFDM-UWB 頂層模塊圖

為了驗證設計的可行性，在整個(gè)基帶系統中，加入MAC_SOURCE模塊作為基帶系統的數據源，它在時(shí)鐘信號和復位信號的作用下，通過(guò)計數器控制計數，向MCU發(fā)送請求信號（TXSTART_REQ）后和28比特PHY_TXSTART信號，以及80比特的MAC頭和5個(gè)OFDM符號數據。

通過(guò)對工程文件進(jìn)行綜合、布局布線(xiàn)后仿真，得到如圖5.3所示的完整的數據處理過(guò)程。從圖中可以看出，當接收到MAC層發(fā)送傳輸數據請求信號（TXSTART_REQ）后，向MAC層發(fā)送DATA_REQ信號，當接收到8位并行數據DATA_IN后，對其進(jìn)行并串轉換，加擾得到串行輸出SCRAM_DOUT，接下來(lái)經(jīng)過(guò)3/4編碼輸出DCONV_DOUT，交織后得到DINT_DOUT，對交織后數據做QPSK映射，輸出復數信號，DM_RE為信號實(shí)部，DM_IM為信號虛部，然后插入導頻和保護子載波數據，得到DPI_RE和DPI_IM，對其做IFFT變換，獲得輸出數據dataOutR和dataOutI兩路正交信號，最終完成5個(gè)OFDM符號數據的處理。仿真結果表明系統的功能和時(shí)序都完全符合要求。

布局布線(xiàn)后下載配置文件（.bit文件）到目標板中運行。用ChipScope 進(jìn)行在線(xiàn)測試，設定CB_CLK為ChipScope采樣觀(guān)測信號所用的時(shí)鐘，DATA_START為觸發(fā)信號，由于芯片資源有限，所以只對其中一些關(guān)鍵信號進(jìn)行采樣，采樣深度設為2048，得到如圖5.7所示觀(guān)測結果，圖5.7所示的在線(xiàn)測試結果與圖5.3的后仿真結果吻合，驗證了設計的正確性。

5.2本章小結

本章的主要工作在于，將第四章中實(shí)現的各個(gè)模塊在頂層模塊中進(jìn)行連接，在管腳約束、綜合、布局布線(xiàn)后，下載到FPGA目標板上。通過(guò)布局布線(xiàn)后仿真和靜態(tài)時(shí)序分析，對設計的功能和時(shí)序進(jìn)行驗證，結果表明本文設計的電路功能和時(shí)序都滿(mǎn)足要求，最后采用了在線(xiàn)片內信號分析工具ChipScope Pro進(jìn)行在線(xiàn)測試，驗證了系統的可行性。