超寬帶（UWB）定位系統發(fā)射機基帶的系統設計，功能模塊分解、硬件實(shí)現
加入技術(shù)交流群
第4章基帶系統各模塊的實(shí)現及測試
4.1各個(gè)模塊的實(shí)現
4.1.1時(shí)鐘產(chǎn)生單元
整個(gè)發(fā)射機基帶數字處理系統工作時(shí)一共需要四個(gè)不同頻率的時(shí)鐘，時(shí)鐘生成單元通過(guò)一個(gè)DCM和一個(gè)8分頻的計數器使用外部輸入時(shí)鐘生成需要的所有時(shí)鐘。時(shí)鐘生成模塊的端口定義如表4. 1所示，模塊框圖如圖4.2所示。
表4.1 時(shí)鐘生成模塊的端口定義
端口名 | 位寬 | 輸入/輸出 | 說(shuō)明 |
CLK_IN | 1 | 輸入 | 外部輸入時(shí)鐘 |
CLK_RST | 1 | 輸入 | 復位接口，接全局復位信號 |
MAC_CLK | 1 | 輸出 | MAC層時(shí)鐘 |
DIN_CLK | 1 | 輸出 | 物理層時(shí)鐘 |
CB_CLK | 1 | 輸出 | 信道編碼后輸出數據時(shí)鐘，根據編碼方式不同而不同 |
SYS_CLK_D | 1 | 輸出 | QPSK調制后輸出數據時(shí)鐘，1/2倍的CB_CLK |
LOCKED | 1 | 輸出 | 時(shí)鐘輸出有效信號 |
圖4.2 時(shí)鐘產(chǎn)生模塊框圖
由于本論文采用的是3/4編碼速率，因此，CB_CLK時(shí)鐘頻率為DIN_CLK的4/3倍。對整個(gè)模塊進(jìn)行布局布線(xiàn)后仿真，仿真結果如圖4.3所示
圖4.3時(shí)鐘產(chǎn)生模塊仿真結果
將時(shí)鐘生成模塊下載到目標器件后，使用在線(xiàn)片內信號分析儀ChipScope 觀(guān)察得到的波形如圖4.4所示，由于ChipScope采樣觀(guān)測信號所用的時(shí)鐘設定為時(shí)鐘模塊頻率最高的CB_CLK,對于頻率為CB_CLK3/4倍的DIN_CLK采樣結果有較大的偏差，而對于MAC_CLK與CB_CLK也不是整數倍關(guān)系，因此也達不到占空比相等的脈沖顯示。
圖4.4 時(shí)鐘產(chǎn)生模塊在線(xiàn)測試結果
pa相關(guān)文章:pa是什么
相關(guān)推薦
技術(shù)專(zhuān)區
- FPGA
- DSP
- MCU
- 示波器
- 步進(jìn)電機
- Zigbee
- LabVIEW
- Arduino
- RFID
- NFC
- STM32
- Protel
- GPS
- MSP430
- Multisim
- 濾波器
- CAN總線(xiàn)
- 開(kāi)關(guān)電源
- 單片機
- PCB
- USB
- ARM
- CPLD
- 連接器
- MEMS
- CMOS
- MIPS
- EMC
- EDA
- ROM
- 陀螺儀
- VHDL
- 比較器
- Verilog
- 穩壓電源
- RAM
- AVR
- 傳感器
- 可控硅
- IGBT
- 嵌入式開(kāi)發(fā)
- 逆變器
- Quartus
- RS-232
- Cyclone
- 電位器
- 電機控制
- 藍牙
- PLC
- PWM
- 汽車(chē)電子
- 轉換器
- 電源管理
- 信號放大器
評論