基于A(yíng)DSP-BF561的車(chē)輛輔助駕駛系統硬件設計方案

引言

20世紀八十年代以來(lái)．電子技術(shù)和計算機技術(shù)快速發(fā)展，汽車(chē)行駛安全方面的研究也進(jìn)入了一個(gè)嶄新的領(lǐng)域。其發(fā)展方向主要體現在智能化的汽車(chē)主被動(dòng)安全研究，其中安全輔助駕駛是當前國際智能交通系統研究的重要內容之一。目前CCD或CMOS攝像機配合性能優(yōu)良和價(jià)格低廉的DSP處理器在車(chē)輛安全輔助駕駛領(lǐng)域中的應用也不斷增加。其中ADI公司的Blackfin系列處理器基于A(yíng)DI和Intel公司聯(lián)合開(kāi)發(fā)的微信號架構(Micro Signal Architecture．MSA)．應用于交通標志識別、智能燈光控制、車(chē)道變換輔助、盲點(diǎn)識別、后視攝像機和停車(chē)輔助、自適應巡航系統(Adaptive Cruise Control，ACCl、夜間輔助駕駛和智能安全氣囊等。因此對Black6n系列處理器的硬件開(kāi)發(fā)為整個(gè)系統提供良好的研究平臺和開(kāi)發(fā)環(huán)境。

1 車(chē)輛輔助駕駛系統框架設計

圖1系統總體框架

車(chē)輛輔助駕駛的主要目的是為了提高汽車(chē)行駛的安全性。通過(guò)安裝在車(chē)輛上的各種傳感器獲得車(chē)輛、道路狀況以及周?chē)?chē)輛狀況等信息．為駕駛員提供有效的預警信號．并在一定的條件下對車(chē)輛實(shí)施安全控制。系統主要由視覺(jué)系統、雷達系統、輔助駕駛控制系統、機械式自動(dòng)變速控制系統、發(fā)動(dòng)機控制系統、制動(dòng)控制系統組成，感知車(chē)輛狀態(tài)的傳感有制動(dòng)踏板位移傳感器、油門(mén)踏板位移傳感器、轉向角度傳感器、車(chē)輪轉速傳感器、加速度傳感器，其框架結構如圖1所示。

1．1環(huán)境感知系統

視覺(jué)傳感器采用AIR-7010C CCD攝像機．通過(guò)ADV7183接入ADSP-BF561并行輸入輸出外圍接口單元進(jìn)行視頻解碼，雷達系統采用IBEO公司的LD-ML多層激光雷達系統．經(jīng)過(guò)視覺(jué)處理算法后的圖像數據與雷達數據進(jìn)行數據融合．最終得出障礙物的有效信息，并通過(guò)CAN總線(xiàn)發(fā)送至輔助駕駛控制單元進(jìn)行策略控制。

1．2底層控制系統

系統通過(guò)CAN總線(xiàn)獲取有效的車(chē)輛行駛狀態(tài)信息和車(chē)輛行駛環(huán)境信息，監控車(chē)輛的縱向和橫向行駛安全，在一定的行駛條件下對車(chē)輛縱向行駛進(jìn)行干預控制。輔助駕駛控制策略單元通過(guò)獲取環(huán)境感知傳感器與車(chē)輛狀態(tài)傳感器而對發(fā)動(dòng)機轉速的控制、機械式自動(dòng)變速器fAM，I')檔位和離合器的控制、制動(dòng)系統的控制。

2 硬件系統的組成與設計

Blackfin處理器架構基于一個(gè)10級RISC MCU/DSP流水線(xiàn)和一個(gè)專(zhuān)為實(shí)現最佳代碼密度而設計的混合16/32位指令集架構．除此之外還包含加速視頻和圖像處理的指令，因此Blackfin系列的處理器應用于通信、圖像、語(yǔ)音等方面，ADSP-BF561是目前Blackfin家族中性能最高的一款處理器，其特點(diǎn)如下：

1)2個(gè)對稱(chēng)最高頻率可達600MHz的高性能Blackfin內核；

2)每個(gè)內核包括2個(gè)16位MAC、2個(gè)40位ALU、4個(gè)8位視頻ALU以及1個(gè)40位移位器：

3)內核電壓0.8V-1.2V，兼容3.3V及2.5V I/O；，

4)328K Bytes片內存儲器．每個(gè)內核32Kbytes的Ll指令SRAM/Cache、64Kbytes的L1數據SRAM/Cache、4KBytes的L1臨時(shí)數據SRAM，128Kbytes共享的L2 SRAM：

5)2個(gè)并行輸入/輸出外圍接口單元(PPI)，支持ITU-R656視頻數據格式：2個(gè)雙通道全雙工同步串行接13，支持8個(gè)立體聲璐通道：2個(gè)16通道DMA控制器和1個(gè)內部存儲器DMA控制器；12個(gè)通用32-bit定時(shí)肘數器；支持IrDA的UART；2個(gè)“看門(mén)狗”定時(shí)器；48個(gè)可編程標志引腳；1x-63x倍頻的片內PLL。

2．1電源及復位電路

在設計電源電路時(shí)．需要考慮電源的負載能力、可靠性和穩定性。同時(shí)需要考慮系統需要多少種電源．ADSP-BF56l外部I/O供電電壓為3.3V．內核供電電壓為1.2V．因此系統需要+5V、+3.3V、+1.2V．首先通過(guò)DC-DC2405把車(chē)上的+24v轉換成+5V．然后通過(guò)LT1765把+5V轉換成+3.3V．ADP3336把+3.3v轉換成+1.2v。復位電路采用ADM708復位芯片．并在電路中加入手動(dòng)按鈕。實(shí)現手動(dòng)復位功能．方便程序的調試。

2．2時(shí)鐘電路

有源品振信號質(zhì)量好、比較穩定、連接簡(jiǎn)單和不需要復雜的配置電路。因此ADSP-BF561系統輸入時(shí)鐘采用30MHz的外部有源品振然后通過(guò)其內部鎖相環(huán)PLL把頻率進(jìn)行相應的倍頻作為ADSP-BF561的總線(xiàn)頻率和SDRAM的時(shí)鐘頻率，同時(shí)由于并行輸入，輸出外圍接13和視頻編解碼芯片的時(shí)鐘需要，需要把27MHz有源晶振通過(guò)IDT2305分成4路輸出。

2．3存儲擴展電路

SDRAM是同步尋址存儲器，由塊、行和列組成．全部讀店操作鎖定于一個(gè)處理器源時(shí)鐘，一旦處理器對SDRAM進(jìn)行初始化。該存儲器必須不斷更新，以確保能保持它的狀態(tài)．SDRAM的時(shí)鐘速率可變，工業(yè)上最常用的是PCI00和PCI33，最高時(shí)鐘頻率分別為100MHz和133MHz。ADSP-BF561擁有SDRAM控制器(SDC)與SDRAM的無(wú)縫連接，其連接如圖2(a)所示，系統采用MT48LCl6M16A2，容量為32MHz，最高頻率為133MHz。

ADSP-BF561具有異步存儲器控制器(AMc)，與SDRAM控制器共享數據和地址引腳。當上電復位或者軟件初始化復位后．處理器采樣復位配置寄存器BMODE引腳，執行引導功能。系統采用BMODEIO為由8116位Flash引導模式，并選用NORFLASH作為引導代碼存儲器，所選芯片為容量8MB的M29W640DT．其連接方式如圖2(b)所示。

a) SDRAM