ARM體系結構的發(fā)展之：ARM體系結構的發(fā)展過(guò)程

16.1ARM體系結構的發(fā)展過(guò)程

隨著(zhù)片上系統設計變得更加精密、復雜，ARM處理器已成為包含多個(gè)處理部件和子系統的系統核心處理器。每個(gè)ARM處理器都有一個(gè)特定的指令集架構ISA，ISA隨著(zhù)嵌入式市場(chǎng)的需求而發(fā)展。每一個(gè)ISA的發(fā)布都是相后兼容的，這使得在較早的架構版本上編寫(xiě)的代碼也可以在后續版本上執行。

圖16.1說(shuō)明了ISA的發(fā)展過(guò)程。

圖16.1ISA發(fā)展過(guò)程

ISA的每一次發(fā)展，體現在命名上，就是在版本名稱(chēng)中增加新的變量。ISA的發(fā)展分下面幾個(gè)過(guò)程。

①V3架構中引入了32-bit尋址和16-bit指令執行，而且在版本號中增加了變量T和變量M其中：

·T變量：16bit指令執行。

·M變量：長(cháng)乘法的支持。

②V4中增加半字Load/Store指令。

③V5中增加ARM/Thumb交互工作機制，而且在版本號中增加了變量E和變量J其中，

·E變量：增強的DSP指令。

·J變量：Jazelle狀態(tài)。

ARM面臨的挑戰是要滿(mǎn)足不斷變化的市場(chǎng)需求，同時(shí)在計算效率方面，繼續保持工業(yè)界最強的競爭優(yōu)勢。