基于FPGA的2M誤碼測試儀系統的設計方案

　　3．5 幀同步信號檢測

　　對幀同步電路的一項基本要求就是要迅速發(fā)現失步，以便及時(shí)恢復同步。若在發(fā)送端插入幀同步碼“0011011”，那么，在誤碼檢測時(shí)，由于E1串行數據流中也會(huì )出現“0011011”這樣的內容，因而難以判斷哪些是幀同步碼，哪些是數據內容，所以，在設計中，可采用計數器來(lái)進(jìn)行幀同步碼的定位。

　　E1的幀周期為125μs，兩幀即為250 μs，這樣，若規定當捕捉到第一個(gè)同步序列后，只有在一段時(shí)間內，每間隔250μs，可連續三次(計數器計數)捕捉到這個(gè)同步序列時(shí)，才認為找到了幀同步。與此類(lèi)似，在一段時(shí)間內，如果連續三次都沒(méi)有捕捉到幀同步序列，那么，即可認為幀同步丟失。其幀同步信號檢測流程如圖9所示。

　　在單個(gè)幀同步序列捕捉的FPGA實(shí)現中，“0011011”序列的捕捉由輸入序列移位寄存器、相關(guān)運算陣列和相關(guān)求和網(wǎng)絡(luò )等部分組合完成。工作時(shí)，幀同步碼序列“0011O11”首先進(jìn)入相關(guān)運算陣列，而輸入數據流則在時(shí)鐘驅動(dòng)下被送入輸入序列移位寄存器中。在相關(guān)運算陣列對輸入序列和幀同步碼進(jìn)行一次相關(guān)運算后，可將結果送入求和網(wǎng)絡(luò )。輸入序列移位寄存器每更新一位數據，相關(guān)運算陣列就進(jìn)行一次相關(guān)運算，而求和網(wǎng)絡(luò )則對每次的結果都進(jìn)行求和計算。求和網(wǎng)絡(luò )輸出的相關(guān)值需要與一個(gè)檢測門(mén)限值作比較，以判斷是否出現同步碼。檢測同步碼“001 1011”的模塊如圖10所示，它由7個(gè)觸發(fā)器、7個(gè)異或非門(mén)和一個(gè)8輸入與非門(mén)構成。該電路可以檢測出sequence串行輸入的數據流中包含的特殊碼字“0011011”，其中利用地線(xiàn)和電源線(xiàn)可將相關(guān)運算陣列的一個(gè)輸入自右向左的連接成“0011011”，與同步碼字對應的另一個(gè)輸入端接輸入序列移位寄存器的輸出，7個(gè)對應位可進(jìn)行異或非(同或)運算，對應位匹配時(shí)，結果為“1”。7個(gè)異或非門(mén)的運算結果進(jìn)入求和網(wǎng)絡(luò )后，只有當7位對應位全都匹配時(shí)，捕捉信號SYN才有效(有效狀態(tài)為“0”)，此時(shí)表明找到了一次同步序列碼。

　　4 結束語(yǔ)

　　本文所介紹的誤碼測試系統采用以大規?，F場(chǎng)可編程邏輯器件FPGA及外圍接口芯片構成，文中詳細介紹了系統硬件架構中EI接口電路以及FPGA內核中序列發(fā)生模塊和序列接收模塊中核心內容的設計方法，并給出了部分模塊的仿真波形。整個(gè)誤碼測試系統儀器結構緊湊。實(shí)驗表明，該系統在線(xiàn)檢測的速度和穩定度方面都有大的提高。