基于FPGA的2M誤碼測試儀系統的設計方案
加入技術(shù)交流群
0 引言
無(wú)論是何種通信新業(yè)務(wù)的推出和運營(yíng)，都離不開(kāi)強力有效且高可靠的傳輸系統。隨之而帶來(lái)的問(wèn)題就是如何對系統的傳輸質(zhì)量進(jìn)行測量和保證。
誤碼測試儀是一種能夠測量和保證傳輸質(zhì)量的智能化儀器，該儀器可通過(guò)檢測來(lái)反映數據傳輸設備及其信道工作的誤碼損傷性能質(zhì)量指標，并對其進(jìn)行傳輸質(zhì)量分析的有效工具。在電信運營(yíng)、工程驗收、科研、設備生產(chǎn)、教學(xué)實(shí)驗等各方面，誤碼儀都是必不可少的通信測量和線(xiàn)路維護的最佳輔助工具。目前在陜西省業(yè)務(wù)設備的接口應用中，百分之九十以上的接口是2M的接口，比如：交換網(wǎng)絡(luò )上應用、信令網(wǎng)上的應用、數據網(wǎng)上的應用、網(wǎng)管網(wǎng)上的應用等，都使用了2M的數據。針對傳統誤碼儀的不足，本文給出了基于A(yíng)ltera公司的cyclone系列FPGA芯片EP1C12-240PQFP的2M誤碼測試儀的設計方案?；贔P- GA的誤碼測試儀相對于傳統的誤碼測試儀的優(yōu)點(diǎn)在于其FPGA的內部邏輯功能是通過(guò)向內部靜態(tài)存儲器單元加載配置數據來(lái)實(shí)現的。其配置文件決定了邏輯單元的邏輯功能以及模塊間或與I／O間的連接，并最終決定了FPGA所實(shí)現的功能。FPGA的這種結構允許多次編程，并享有快速有效地對新設計進(jìn)行優(yōu)化的靈活性，故現今的通信系統大量采用FPGA作為系統的核心控制器件。本文重點(diǎn)介紹了FPGA內核中序列發(fā)生模塊和序列接收模塊中核心內容的設計。其中FPGA 內核中m序列發(fā)生器的設計思想采用移位寄存器理論，并根據本原多項式來(lái)獲得m序列移位寄存器的反饋邏輯式：
其中cn-1-i∈GF(2)是反饋系數，xi∈GF(2)是每位寄存器的狀態(tài)。這樣，結合cyclone系列FPGA芯片EP1C12-240PQFP的結構特點(diǎn)，就很容易實(shí)現反饋移位寄存器的邏輯功能。
1 誤碼測試系統的總體方案
誤碼一般是由通信系統中接收端抽樣判決器的錯誤判斷造成的，而造成錯誤判斷的原因主要有兩個(gè)：一是碼間串擾，另一個(gè)是信道加性噪聲的影響。誤碼測試儀存在兩種設計方案，一種是誤碼儀的發(fā)射端模塊和接收模塊兩部分獨立，可用于單工的通信系統性能測試。但是由于該系統的測試序列需要動(dòng)態(tài)生成，所以，其能夠測試的系統碼速只能和FPGA控制模塊所能達到的速度相同。另一種方案是將發(fā)射端模塊和接收模塊結合在一個(gè)系統內部，這樣能測試具有回環(huán)的通信系統，如雙工通信的收發(fā)設備等。本文設計屬于第二種方案，其誤碼測試系統框圖如圖1所示。圖中，發(fā)送端模塊產(chǎn)生的偽隨機序列作為通信系統的信源數據流流經(jīng)信道，接收端模塊則接收來(lái)自信道輸出的比特流，并將其與接收端模塊產(chǎn)生的與發(fā)送端模塊輸出類(lèi)型相同的偽隨機序列進(jìn)行比較，從而完成誤碼測試。誤碼儀由發(fā)送端的序列發(fā)生器 1?？?、接收端的位同步信號提取模塊、幀同步碼檢測模塊、序列發(fā)生器2模塊、誤碼分析模塊及外設接口構成。其中位同步信號提取模塊的作用是獲得位定時(shí)同步脈沖。幀同步碼檢測模塊的作用是獲取幀同步信號，以使兩個(gè)序列能以同相位比較計算誤碼率。因為如果接收的測試序列與序列發(fā)生器2模塊產(chǎn)生的序列兩者相位不同，則誤碼的測試結果將毫無(wú)意義。
2 系統硬件設計
2．1 系統硬件組成
根據誤碼測試儀器的功能要求，在本系統的硬件總體架構中，將FPGA作為總控制器，并外擴E1接口模塊，以用于實(shí)現碼型和波形的轉換，同時(shí)將FPGA輸出的NRZ碼型轉換成適合于在E1信道中傳輸的HDB3碼型，并將來(lái)自E1信道的HDB3碼轉換為NRZ碼送入FPGA中；E2PROM存儲模塊則可將誤碼分析模塊的誤碼測試結果進(jìn)行存儲，且掉電不丟失數據，并可隨時(shí)讀取，以便于在無(wú)人值守的情況下進(jìn)行誤碼測試；LCM顯示模塊是為了使用戶(hù)了解誤碼測試結果；RS232串口模塊則用于和PC機通訊，上傳誤碼檢測結果，以便于從PC機上看到一段時(shí)間內誤碼率曲線(xiàn)圖及其它誤碼信息，使用戶(hù)了解通信系統的誤碼發(fā)生情況；此外，系統還外擴有鍵盤(pán)、
評論