基于FPGA的2M誤碼測試儀系統的設計方案 作者： 時(shí)間：2009-12-10 來(lái)源：網(wǎng)絡(luò ) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢(xún) 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 3．3 測試序列發(fā)送模塊的軟件設計 測試序列采用m序列時(shí)，ITU建議用于數據傳輸設備測量誤碼的m序列的周期是511，其特征多項式(本原多項式)建議采用f(x)=x9+x5+1，本文應用移位寄存器理論從本原多項式出發(fā)來(lái)產(chǎn)生m序列，本原多項式是f(x)=x9+x5+1的m序列的VHDL語(yǔ)言編程如下： 在A(yíng)hera的Quaaus II開(kāi)發(fā)平臺下，本原多項式f(x)=x9+x5+1的m序列的仿真波形如圖7所示。 上一頁(yè) 1 2 3 4 5 下一頁(yè)
加入技術(shù)交流群
評論