基于Nios II的AT24C02接口電路設計與實(shí)現

　　0 引 言

　　在實(shí)際的應用中，為了保護現場(chǎng)，經(jīng)常需要將系統斷電之前的工作狀態(tài)與重要運行數據保存在非易失存貯器中，以便在下次開(kāi)機時(shí)，能恢復到原來(lái)的工作狀態(tài)。針對這種保存的數據量不大和存儲速度要求不高的特點(diǎn)，可采用“NiosⅡ+AT24C02"設計方案進(jìn)行設計。本文在討論了I2C通信協(xié)議的基礎上，利用FPGA技術(shù)，設計了NiosⅡ與AT24C02”之間進(jìn)行通信的接口電路。本接口電路能產(chǎn)生基于I2C通信協(xié)議的讀寫(xiě)操作時(shí)序，成功實(shí)現了對AT24C02的讀寫(xiě)功能。由于所有的時(shí)序，都是由硬件產(chǎn)生，因此，本設計具有控制簡(jiǎn)單、成本低廉等特點(diǎn)。

　　1 AT24C02A芯片簡(jiǎn)介

　　AT24C02A芯片，是由ATMEL公司生產(chǎn)的基于I2C總線(xiàn)型的串行電可擦除的可編程存儲器(EEPROM)，內部含有2Kbit的存儲單元，是通過(guò)二根線(xiàn)(SDL與SCL)與外部I2C控制器交換數據。

　　AT24C02A芯片的主要特性如下：

　　低電壓和標準電壓操作

　　-2.7(VCC=2.7V至5.5V)

　　-1.8(VCC=1.8V至5.5V)

　　片內存儲容量為256×8 bit(2K)

　　2線(xiàn)串行接口

　　施密特觸發(fā)器，過(guò)濾輸入的噪聲抑制

　　雙向數據傳輸協(xié)議

　　100 kHz(1.8V、2.5V、2.7V)和400 kHz(5V)兼容性

　　寫(xiě)保護引腳的硬件數據保護。

　　2 I2C通信協(xié)議

　　2.1 I2C通信協(xié)議簡(jiǎn)介

　　AT24C02A器件采用成本低廉的I2C(Inter integrat-ed Circuit)總線(xiàn)通信協(xié)議，即利用串行數據線(xiàn)(SDA)和串行時(shí)鐘線(xiàn)(SCL)成功實(shí)現了主模塊與從模塊之間數據通信，圖1為I2C通信協(xié)議的時(shí)序圖。由圖可知，完成一次數據的傳輸必須要經(jīng)歷啟動(dòng)、數據傳輸與停止三個(gè)基本的過(guò)程：當串行時(shí)鐘線(xiàn)(SCL)為高電平時(shí)，串行數據線(xiàn)(SDA)從高電平變成低電平，“啟動(dòng)”I2C通信;當串行時(shí)鐘線(xiàn)(SCL)為高電平時(shí)，串行數據線(xiàn)(SDA)從低電平變成高電平，“停止”I2C通信;在數據的傳輸過(guò)程中，串行數據線(xiàn)(SDA)上的數據的改變，只能在串行時(shí)鐘線(xiàn)(SCL)為低電平期間完成。

　　2.2 AT24C02A器件讀寫(xiě)時(shí)序

　　圖2為寫(xiě)(讀)AT24C02A器件中指定地址存儲單元的數據幀格式，圖2(a)為寫(xiě)操作的幀格式，(b)為讀操作幀格式。要想把一個(gè)字節數據發(fā)送到器件中(或從器件中讀取一個(gè)字節數據)除了給出具體的地址信息之外，還要給出該器件的控制信息：首先由控制器發(fā)出“啟動(dòng)”信號，啟動(dòng)I2C總線(xiàn)的通信，然后發(fā)送一個(gè)控制字節，前7位為器件的片選地址，最后1位為讀寫(xiě)控制位，“0”表示寫(xiě)，“1”表示讀。當傳完控制字節之后，掛在I2C總線(xiàn)的所有的器件比較控制字節片選地址(前7位)是否與自已的物理地址一致，如一致，則發(fā)一個(gè)應答信號?？刂破鹘邮盏綉鹦盘栔?，再發(fā)器件內部存儲單元地址和其他的信息。

　　3 AT24C02A讀寫(xiě)控制接口設計

　　3.1 寄存器組定義

　　為了實(shí)現NiosⅡI能與外部設備進(jìn)行交換數據，首先要在A(yíng)T24C08讀寫(xiě)控制接口中定義寄存器，包括數據寄存器、狀態(tài)寄存器和控制寄存器。表4-1AT24C02A讀寫(xiě)控制器內部寄存器定義的情況：State_Re為此接口電路的狀態(tài)寄存器，最低位有效，用來(lái)表示接口電路的狀態(tài)，“1”表示接口處于“忙”狀態(tài)中，此時(shí)表示接口正處于讀寫(xiě)外部設備(AT24C02A)中，不能對此控制接口進(jìn)行操作，只到接口處于“0”狀態(tài)時(shí)為止;Address_Re為數據寄存器，用于存放NiosⅡ要訪(fǎng)問(wèn)AT24C02A器件內部單元的地址數據;Control_Re為控制寄存器，控制著(zhù)接口電路啟動(dòng)或停止，“1”為啟動(dòng)，“0”停止;Data_Re為數據寄存器，用于存放傳輸的數據;Con_r/w_Re為控制寄存器，控制數據的傳輸方向，高電平為讀(輸入)，低電平為寫(xiě)(輸出)。

　　3.2 邏輯功能模塊設計

　　在接口電路中，除了定義接口電路的寄存器組之外，還要利用硬件描述語(yǔ)言來(lái)描述接口電路要實(shí)現的功能，即邏輯功能模塊的設計。接口電路要完成的主要功能是，用接口電路產(chǎn)生如圖3所示的時(shí)序，成功讀寫(xiě)外部存儲器件。在本設計中，采用了有限狀態(tài)機來(lái)實(shí)現這一功能，圖3為本設計的各個(gè)狀態(tài)之間轉換狀態(tài)圖：當NiosⅡ要交換數據時(shí)，首先要讀State_Re的值，并判定電路是否為“空閑”狀態(tài)，只有狀態(tài)機處在空閑狀態(tài)，才允許進(jìn)行一次讀寫(xiě)操作，并修改狀態(tài)寄存器的值為“忙”狀態(tài);當完成一次讀寫(xiě)操作時(shí)，修改狀態(tài)寄存器的值為“閑”狀態(tài)。

　　4 在NiosⅡIDE環(huán)境中軟件設計

　　打開(kāi)NiosⅡEDS，并點(diǎn)擊new菜單建立工程文件，在IDE環(huán)境中完成接口電路驅動(dòng)程序編寫(xiě)。驅動(dòng)程序主要的任務(wù)，是判斷接口電路所處的狀態(tài)，當接口電路處于“閑”狀態(tài)時(shí)，設置好接口電路中的寄存器中的值，并啟動(dòng)一次讀寫(xiě)操作。圖4為驅動(dòng)程序的算法流程圖。

　　5 測試結果

　　為了驗證設計的正確性，對以上設計進(jìn)行測試。在測試的過(guò)程中，可以利用嵌入式邏輯分析儀 (SigalTapⅡLogic Analyzer)來(lái)分析信號時(shí)序，打開(kāi)工程文件，點(diǎn)擊File菜單，為本設計新建一個(gè)矢量波形文件(Vectorwaveform File)，把要測試的信號添加到此文件中來(lái)，并設置好相關(guān)參數，保存并編譯系統，然后把系統的配制文件下載到EP1C6Q240C8可編程器件中等待調試，最后，在：NiosⅡ的ID E中，把驅動(dòng)程序下載到可編程器件中，并在QuartusⅡ軟件中打開(kāi)矢量波形文件，觀(guān)察被測信號的時(shí)序，圖5為接口電路把數據為“11111111”寫(xiě)到地址為“10101010”單元中的時(shí)序圖。從圖可以看出，啟動(dòng)時(shí)序、數據傳輸時(shí)序和停止時(shí)序都滿(mǎn)足I2C通信協(xié)議要求，驗證了本接口電路的正確性。

　　6 結束語(yǔ)

　　本文在討論了I2C通信協(xié)議的基礎上，重點(diǎn)介紹了AT24C02A讀寫(xiě)接口電路設計方法，包括接口電路的寄存器定義、邏輯功能模塊設計和驅動(dòng)程序的編寫(xiě)，并利用嵌入式邏輯分析儀(SigalTapⅡLogic Analyzer)對本接口電路進(jìn)行測試，測試結果表明，本設計滿(mǎn)足設計要求，并在實(shí)際電路中得到應用。