用AlteraFLEX10K可編程邏輯器件實(shí)現復用器的設計

摘要：以三路固定時(shí)分復用器的設計為例，介紹了Altera公司的FLEX10K嵌入式可編程邏輯器件的自頂向下設計方法，給出了FLEX 10K嵌入式可編程器件在Mux+plus Ⅱ環(huán)境下對多路時(shí)分復用器的仿真實(shí)現。

關(guān)鍵詞：可編程邏輯器件 Mux+plus Ⅱ 時(shí)分復用 仿真 FLEX 10K

1 Altera FLEX 10K概述

Altera公司的FLEX 10K嵌入式可編程系列產(chǎn)品是將傳統的可編程邏輯與嵌入式門(mén)陣列有機地結合在一起的新型器件。由于它有兩個(gè)獨特的邏輯應用結構——嵌入式陣列和邏輯陣列，從而使FLEX 10K系列產(chǎn)品革新了可編程結構并擠身為門(mén)陣列市場(chǎng)的主流。

從10k到250k典型門(mén)，FLEX 10K系列有三代產(chǎn)品，而每一代都較前一代具有更高的性能、更低的成本及功耗。

Altera的快速、高效以及易于操作的MAX+PLUS Ⅱ設計軟件可提供對換FLEX 10K系列產(chǎn)品的支持。將MAX+PLUS Ⅱ軟件與廣義的可用于FLEX 10K器件的IP單元結合起來(lái)可有效地簡(jiǎn)化設計工作，并極大地縮短設計流程。這些特性將使得FLEX 10K系列成為當今先進(jìn)而有效的門(mén)陣列替代產(chǎn)品。

2 FLEX 10K器件的性能特點(diǎn)

FLEX 10K系列器件是一種嵌入式PLD產(chǎn)品。FLEX（可更改邏輯單元陣列）采用可重構的CMOS SRAM單元，其結構集成了可實(shí)現通用多功能門(mén)陣列所需的全部特性。FLEX 10K系列器件的容量可達25萬(wàn)門(mén)，因此能夠高密度、高速度、高性能地將整個(gè)數字系統，包括32位多總線(xiàn)系統集成于單個(gè)器件之中。FLEX 10K器件的特性如下：

●嵌入式可編程器件可提供集成系統與單個(gè)可編程邏輯器件性能；

●密度高，可提供1萬(wàn)～25萬(wàn)個(gè)可用門(mén)、6144～40960位內部RAM；

●功耗低：多數器件在靜態(tài)模式下的電流小于0.5mA，可在2.5V、3.3V或5.0V電壓下工作；

●速度高：時(shí)鐘鎖定和時(shí)鐘自舉選項可分別用來(lái)減少時(shí)鐘延時(shí)/過(guò)沖和時(shí)鐘倍頻；器件內含樹(shù)形分布式低失真時(shí)鐘，并具有快速建立時(shí)間和時(shí)鐘到輸出延時(shí)的外部寄存器；

●具有靈活的互連方式，采用快速、互連延時(shí)可預測的快速通道連續式分布結構，可實(shí)現快速加法、計數、比較等算術(shù)邏輯功能的專(zhuān)用進(jìn)位鏈；并可實(shí)現高速、多輸入邏輯功能的專(zhuān)用級聯(lián)鏈；同時(shí)還可實(shí)現內部三態(tài)總線(xiàn)的三態(tài)模擬；具有多達六個(gè)全局時(shí)鐘信號和四個(gè)全局清除信號；

●支持多電壓I/O接口，遵從PCI2.2總線(xiàn)標準；

●具有多種配置方式和多種封裝形式。

3 自頂向下設計方法

可編程邏輯器件的自頂向下設計方法是目前數字系統設計中最常采用的一種設計方法，也是基于芯片的系統設計的主要方法。它首先從而系統設計入手，在頂層進(jìn)行功能劃分和結構設計，采用硬件描述語(yǔ)言對高層次的系統進(jìn)行描述，并在系統級采用仿真手段驗證設計的正確性，然后再逐層設計低層結構。由于高層次的設計與器件及工藝無(wú)關(guān)，并且在芯片設計前就可以用軟件仿真手段驗證系統方案的可行性，因此自頂向下的設計方法有利于在早期發(fā)現結構設計中的錯誤，避免不必的重復設計，提高設計的一次性成功率。

4 時(shí)分復用原理

時(shí)分多路復用（TDM）是將信道分成若干時(shí)隙，每個(gè)用戶(hù)都占有他部信道容量。TDM可為每個(gè)用戶(hù)提供一個(gè)時(shí)隙，這些時(shí)隙可在接入的用戶(hù)中輪換。TDM周期性地掃描多個(gè)接入點(diǎn)的輸入信號（輸入數據）。比特、字節或數據塊均被分開(kāi)并交織布幀，在一條高速通信線(xiàn)路上傳輸。

利用圖1所示的幀格式可將三路低速信號按固定時(shí)分復用方式復合成一路高速信號。

5 Mux+plus Ⅱ簡(jiǎn)介

Mux+plus Ⅱ是Altera公司推出的一種具有完全集成的易學(xué)、易用的可視化開(kāi)發(fā)工具軟件。它具有業(yè)標準的EDA接口，并可以運行在多種操作平臺上。

Mux+plus Ⅱ提供了與結構無(wú)關(guān)的設計環(huán)境，從而可確保輸入設計、快速編譯及完成器件編程。另外，Mux+plus Ⅱ也支持FLEX、MAX及Classic系列器件。

Mux+plus Ⅱ的設計輸入方法十分靈活，可根據設計內容分別建立圖形編輯文件（Graphic Editorfile）、符號編輯文件（Symbol Editor file）、本文編程文件（Text Editor file）及波形編輯文件（Waveform Editor file），并可實(shí)現設計功能。在編譯并仿真成功后還可生成用戶(hù)自己的符號并存于用戶(hù)符號庫內以供上層設計引用。

6 設計實(shí)現及仿真

本設計分為三個(gè)大的層次，頂層為復用級（如圖2），它由若干個(gè)次層模塊構成，仿真成功后可生成一個(gè)獨立默認符號（如圖3）和設計結構圖（如圖4）。頂層模塊中的每個(gè)次層模塊均可完成一個(gè)較為獨立的功能，如其中的一個(gè)次層模塊可完成同步標志插入及將輸入信號轉換為8位并行數據等（如圖5），次模塊在調試成功后可生成為一個(gè)默認符號，以供上一層模塊調用。次模塊又可細分為若干個(gè)子模塊，每個(gè)子模塊同樣可完成相對獨立的功能，……，如此層層嵌套，即可根據實(shí)際需要細化到邏輯門(mén)級。每層設計結束后都可及時(shí)對其進(jìn)行仿真，圖6所示為頂層設計波形仿真圖。

由此可見(jiàn)，用可編程邏輯器件完成數字系統的設計相當于先將整個(gè)系統功能分成不同功能的模塊，并將這些模塊彼此連接并給予時(shí)鐘激勵以測試是否能完成預期功能。這些模塊對應于不同的器件（用戶(hù)自己生成的），每個(gè)器件可完成一個(gè)獨立的功能。其次再按同樣的過(guò)程，將每個(gè)器件功能再次細分成若干子模塊并連接，每一個(gè)子模塊又對應一個(gè)用戶(hù)自己生成的器件，然后通過(guò)仿真測試模塊連接的正確性……，如此反復，直至功能細化到對邏輯門(mén)電路進(jìn)行操作。利用該設計可以通過(guò)每一個(gè)層次的設計及仿真來(lái)及時(shí)查找并修改設計中的錯誤，提高次設計成功的機率。

Mux+plus Ⅱ設計軟件也可提供對器件的自動(dòng)選擇，即在整個(gè)設計結束后，用戶(hù)只需向軟件提供器件系列（如FLEX 10K），軟件便可自動(dòng)選擇適合本設計的具體器件，若沒(méi)有適合器件，軟件將提示用戶(hù)重新選擇。這一特點(diǎn)可為用戶(hù)的具體設計提供極大的方便。