高速串行數據通信發(fā)送芯片CY7B923的原理及應用

摘要：文章介紹了CYPRESS半導體公司推出的一種用于點(diǎn)對點(diǎn)之間高速串行數據通信的發(fā)送芯片CY7B923的原理及應用。較詳細的介紹了CY7B923的管腳功能、內部組成、工作原理及工作方式。同時(shí)給出了一個(gè)實(shí)際電路來(lái)說(shuō)明其具體的應用方法。

關(guān)鍵詞：串行數據通信 CY7B923 IDT7200 基帶傳輸 差分PECL輸出

1 概述

CY7B923是CYPRESS半導體公司推出的一種用于點(diǎn)對點(diǎn)之間高速串行數據通信的發(fā)送芯片。CY7B923采用的是基帶傳輸通信方式，并支持帶電插拔（熱接插）。其內部電路主要包括時(shí)鐘產(chǎn)生器、輸入寄存器、編碼器、移位寄存器、三對差分PECL輸出對以及測試邏輯等。該芯片外轉帳電路比較簡(jiǎn)單，不需單片機或微機控制，并且內置有自測試電路，因此使用比較方便。CY7B923的最大傳輸速率可達400Mbps，有三種傳輸速率的器件可供選擇：標準系列的器件有CY7B923-JC、CY7V923-JI、CY7B923-SC及CY7B923-LMB四種型號，它們的傳輸速率為160～330Mbps；高速系列器件有CY7B923-400JC和CY7B923-400JI兩種型號，傳輸速率可達160～400Mbps；對一些傳輸速率要求不高的場(chǎng)合，可采用較低價(jià)格的CY7B923-155JC或CY7V923-155JI，其傳輸速率為150～160Mbps。CY7B923采用單一的+5V電源供電，功耗僅350mW?？杉嫒莨饫w、IBM ESCON、DVB-ASI及SMPTE-259M等多種傳輸協(xié)議，適用于光纖、同軸電纜和雙絞線(xiàn)等傳輸媒介。

2 引腳功能及內部結構

CY7B923有28腳SOIC、PLCC和LCC三種封裝形式，采用0.8μBiCMOS工藝，其此腳排列如圖1所示（SOIC封裝），引腳功能如表1所列。

表1 CY7B923引腳功能表

CY7B923的內部結構如圖2所示，其內部主要包括時(shí)鐘產(chǎn)生器、輸入寄存器、編碼器、移位寄存器、三對差分PECL輸出對（OUTA±、OUTB±及OUTC±）及測試邏輯等電路。

輸入寄存器的數據輸入時(shí)序和標準FIFO的數據輸出時(shí)序相一致，因而不需外加邏輯電路，便可知同步FIFO芯片或異步FIFO芯片直接連接并將FIFO芯片中的數據讀入到輸入寄存器中，然后再發(fā)送出去。在BIST方式下，借助于內部邏輯電路，并行輸入寄存器又可作為線(xiàn)性反饋移位寄存器，用于產(chǎn)生一串511字節的包含有數據、特定的有效字符碼以及設定的違例碼等一串偽隨機序列。

編碼器用于將保存在輸入寄存器的數據轉換為適合串行口輸出的數據形式。由SC/D的輸入狀態(tài)來(lái)決定其編碼方式：SC/D=1（高電平）時(shí)，按控制碼表轉換輸入的數據為控制碼；SC/D=0（低電平）時(shí)，按數據碼表轉換輸入的8位數據為10位數據碼。當設定MODE為高電平時(shí)，可將編碼器的8B/10B編碼功率屏蔽掉。

CY7B923的OUTA±和OUTB±受FOTO控制，OUTC±則不受FOTO影響，OUTC±能連續輸出數據流，適用于系統進(jìn)行自環(huán)測試。為減少功耗，不用的輸出端均應接VCC（+5V電源），以禁止相應的輸出電路工作。

3 工作原理及操作方式

3.1 工作原理

CY7B923作為點(diǎn)對點(diǎn)串行通訊中的發(fā)送芯片，其數據傳輸速率可達33M字節/秒（對CY7B923-400系列的芯片可達40M字節/秒）。當ENA或ENN有效（低電平）時(shí)，在CKW的上升沿，用戶(hù)的8位數據或協(xié)議信息將讀入發(fā)送器的輸入寄存器中。然后由編碼器編碼后送到移位寄存器，最后在位時(shí)鐘的控制下通過(guò)三對差分PECL對串行輸出。

3.2 操作方式

CY7B923的發(fā)送操作方式有兩種：正常使用操作方式和測試方式。正常使用操作方式又分為編碼方式和直通方式（非編碼方式）。測試方式用于芯片的測試、發(fā)送電路的測試和整個(gè)系統的測試。測試方式也分為內置自測試方式（BIST方式）和工廠(chǎng)測試方式（芯片測試方式）。下面分別給以介紹。

a.編碼操作方式

在這種方式下，允許用戶(hù)發(fā)送8位的數據和控制字符。譯碼器根據輸入的8位數據（D0～D7）、數據類(lèi)型控制碼（SC/D）及系統測試輸入位（SVS）的狀態(tài)等對輸入數據進(jìn)行譯碼，若數據的內容為正常的數據碼，則SC/D為低電平，且應該使用有效數據碼表中的數據字符壽終正寢組來(lái)對輸入數據進(jìn)行編碼。若輸入數據的內容為控制碼或協(xié)議信息，則SC/D應為高電平，且應按照有效特殊字符碼和碼系列等表中的字符碼或碼組來(lái)對輸入的數據編碼。

測試字符和測試碼系列中包含有測試光纖通路連接的碼組，這些碼組也可用于測試系統連接在傳輸誤碼與定時(shí)之間的響應關(guān)系。違例字符也可以作為用戶(hù)數據包的一部分發(fā)送出去（例如：發(fā)送C0.7，D7～0=11100000，SC/D），或者由外部系統通過(guò)改變SVS輸入電平（SVS置為低電平）來(lái)發(fā)送違例字符。測試時(shí)，無(wú)需對系統的傳輸接口電路作任何改動(dòng)即可使其產(chǎn)生傳輸誤碼，因而允許系統測試邏輯按照確定的方式來(lái)評估系統的誤碼率。

b.直通操作方式

在此方式下，輸入的數據是已譯碼的10位數據即D0～9（Db-h）、（Da）、和SVS（Dj）等數據，SC/D和SVS分別作為Da和Dj的數據輸入腳。這10位數據經(jīng)直接串行化后即可發(fā)送出去。數據譯碼方式的選擇可由設計者決定，對數據的譯碼也可通過(guò)外加電路來(lái)實(shí)現。需要注意的是：所選擇的譯碼方式必須保證譯碼后數據位之間有適當的變化，以使接收器中的鎖相環(huán)電路能與輸入數據同步（至少每10位必須有一個(gè)數據位是變化的），但這種方式并不常用。

4 CY7B923構成發(fā)送電路設計實(shí)例

圖3為由CY7B923構成的一個(gè)實(shí)際的發(fā)送應用電路。該電路主要由CY7B923發(fā)送芯片、IDT7200（FIFO）芯片、阻抗變換匹配線(xiàn)圈及相關(guān)的電阻和電容等組成。FIFO芯片的讀信號由CY7B923的RP腳提供。CY7B923的發(fā)送控制由外部提供的ENAC和FIFO芯片的SEF信號來(lái)共同完成。通過(guò)設置拔碼開(kāi)關(guān)U7的相關(guān)位置可以將CY7B923發(fā)送芯片的工作方式設置在正常發(fā)送方式或內置測試方式。具體的操作方法如下；

(1)SBIST=0時(shí)，設置為內置自測試方式

此時(shí)，若ENA=1，發(fā)送器開(kāi)始發(fā)送…1010…交替變化的位系列。如果用示波器測試輸出端，則可看到一個(gè)近似的正弦波。

若ENA=0，則發(fā)送器開(kāi)始重復發(fā)送一組測試系列碼。在每一個(gè)BIST測試循環(huán)中，RP腳都將產(chǎn)生一個(gè)負脈沖。因而可由外部計數器或示波器來(lái)監測發(fā)送測試碼組的循環(huán)次數。

（2）SBIST=1時(shí)，設置為正常使用方式

在正常使用方式時(shí)，ENA應和ENAU相連接。其工作過(guò)程為：首先用戶(hù)將需要發(fā)送的一幀數據（包括用戶(hù)協(xié)議和用戶(hù)數據信息）寫(xiě)入FIFO芯片，然后再啟動(dòng)發(fā)送器CY7B923并由CY7B923發(fā)送出去。CY7B923在從FIFO芯片中讀出數據后，先進(jìn)行串-并轉換，然后才將數據發(fā)送出去。當一幀數據發(fā)送完畢后，由FIFO芯片中的EP信號自動(dòng)控制CY7V923，以使其停止讀取FIFO芯片中的數據。此時(shí)用戶(hù)可通過(guò)測試TENAS端的狀態(tài)來(lái)了解FIFO芯片中的數據是否已發(fā)送完畢。若發(fā)送完畢，則可將下一幀數據寫(xiě)入FIFO芯片，再啟動(dòng)另一次發(fā)送過(guò)程。

CY7V923的應用比較簡(jiǎn)單，其發(fā)送數據率也比較高?？蓮V泛應用于工作站、服務(wù)器、大存儲器之間的互連或視頻傳輸等領(lǐng)域。