基于TMS320DM642的CCD圖像采集系統設計

1系統總體設計

1.1系統結構

本系統以TMS320DM642為核心，采用模塊化設計思想，整個(gè)系統主要由視頻解碼芯片(A/D轉換芯片)、可編程邏輯門(mén)陣列(OSD FPGA)、TMS320DM642及外圍電路組成。外圍電路主要包括CCD攝像機、SDRAM圖像存儲器、FLASH程序存儲器及TMS320DM642外圍電路(復位、電源連接等)。圖1為該系統的結構框圖。

1.2系統工作原理

由CCD攝像頭攝入的PAL制圖像傳送到SAA7115解碼器，SAA7115解碼器將信號轉變成并行的BT.656圖像碼流送至TMS320DM642視頻口VP0，TMS320DM642將其再解碼，得到YUV(4:2:2)格式的圖像，并通過(guò)EDMA傳輸到動(dòng)態(tài)存貯器(SDRAM)中存儲，圖像大小為每場(chǎng)720×288(寬×高)，每幀720×576(寬×高)。CPU通過(guò)訪(fǎng)問(wèn)SDRAM中的圖像數據，依照相應的程序進(jìn)行相應的圖像處理。

在實(shí)時(shí)圖像處理系統中，為了不影響數據處理速度，需要在恒速的CCD圖像采集與變速的TMS320DM642圖像處理之間加入緩沖電路，緩沖采用TMS320DM642視頻口的片內FIFO和片外SDRAM的乒乓緩存結構?！捌古也僮鳌笔且粋€(gè)經(jīng)常應用于數據流控制的處理方法，如圖2所示，其處理流程為：輸入數據流通過(guò)指針等時(shí)地將數據流分配到數據緩沖區1、2和3中，在第1幀的時(shí)間，將輸入的數據流緩存到1;第2幀將輸入的數據流緩存到2，與此同時(shí)，將1的數據作運算處理。在下個(gè)緩沖周期，再次切換，將輸入的數據流緩存到3，與此同時(shí)，將2的數據運算處理。如此循環(huán)，A、B、C、D、E為其5種狀態(tài)。

乒乓操作的最大特點(diǎn)是按節拍、相互配合地切換，將經(jīng)過(guò)緩沖的數據流不停頓地進(jìn)行運算及處理。把乒乓操作模塊當作一個(gè)整體，此模塊兩端的輸入數據流與輸出數據流均是連續不斷的，沒(méi)有任何停頓，因此非常適合進(jìn)行流水線(xiàn)式處理，完成數據的無(wú)縫緩沖與處理。

2功能模塊設計

2.1視頻采集模塊

本系統采用Philips公司的SAA7115視頻解碼芯片將CCD模擬視頻進(jìn)行數字化，然后傳給TMS320DM642的視頻端口進(jìn)行處理，同時(shí)分離水平同步(XRH)和垂直同步(XRV)等信號。

視頻解碼芯片采用SAA7115，省去時(shí)鐘同步電路的設計，簡(jiǎn)化接口電路，提高系統的可靠性。由攝像機采集到的模擬信號經(jīng)過(guò)視頻端子進(jìn)入到解碼器SAA7115的模擬端Al11，經(jīng)模擬處理和A/D轉換后產(chǎn)生數字色度信號和亮度信號，分別對其進(jìn)行處理。亮度信號處理的結果一路送到信號處理器，進(jìn)行綜合處理，產(chǎn)生Y和UV信號，經(jīng)格式化后采用4:2:2 YUV格式從IPD[7-0]輸出直接連接到TMS320DM642視頻口的VP0[9-2]管腳;另一路經(jīng)過(guò)同步分離器，由數字PLL產(chǎn)生相應的同步信號與TMS320DM642的VP0CTL0和VP0CTL1相連，同時(shí)PLL驅動(dòng)時(shí)鐘發(fā)生器，產(chǎn)生27 MHz的時(shí)鐘同步信號LLC，輸出到TMS320DM642的VP0CLK0管腳。解碼器SAA7115與TMS320DM642的視頻接口的原理如圖3所示。

所有這些功能均在I2C總線(xiàn)控制下完成。SCL作為I2C接口的時(shí)鐘線(xiàn)與TMS320DM642的SCL相連，SDA作為I2C接口的數據地址線(xiàn)與TMS320DM642的SDA相連。通過(guò)SCL和SDA的時(shí)序配合，可由TMS320DM642向SAA7115的寄存器寫(xiě)入數據或讀出數據。

2.2TMS320DM642圖像處理模塊

本系統中視頻口VP0作為輸入，與視頻解碼器SAA7115的IPD相連。從解碼器SAA7115出來(lái)的BT.656數據流進(jìn)入VP0口后，經(jīng)由BT.656捕獲通道，進(jìn)入到視頻口緩沖區中，每個(gè)視頻口都有1個(gè)5 120 B的視頻輸入/輸出緩沖區，視頻口輸人的數據分別進(jìn)入捕獲FIFO A和FIFO B，其中Y緩存2 560 B，Cb和Cr緩存分別為1 280 B。根據輸出的同步脈沖產(chǎn)生幀存儲器的地址信號、讀寫(xiě)和片選等控制信號，將圖像逐幀存入SDRAM存儲器中，通過(guò)中斷通知TMS320DM642讀取。TMS320DM642通過(guò)EDMA事件實(shí)現視頻口緩沖區和片內L2存儲器之間的數據傳遞。用戶(hù)編程設定1個(gè)緩沖區閾值用以產(chǎn)生EDMA事件。BT.656格式的數據流經(jīng)由捕獲通道分別進(jìn)入各自的緩沖區，并打包成64 B的雙字。當雙字增至緩沖區閾值時(shí)觸發(fā)EDMA事件，存儲器映射寄存器即作為EDMA數據傳輸的源地址。為保證每一場(chǎng)的數據能夠全部傳完且沒(méi)有遺漏，每次EDMA傳輸的數據大小應等于閾值。由于TMS320DM642的強大處理能力，用戶(hù)算法作為任務(wù)線(xiàn)程嵌入TMS320DM642軟件系統中。

2.3外圍存儲模塊

本系統的TMS320DM642在視頻圖像的處理時(shí)，處理過(guò)程中會(huì )產(chǎn)生大量數據，而其內部最多僅有256 KB的RAM，所以需要擴展大容量的外部存儲器才能滿(mǎn)足數據處理的需要。本系統選用2片SDRAM用于存儲程序、數據和緩存數字視頻信息，選用1片FLASH存儲器用于固化程序和一些掉電后仍需保存的用戶(hù)數據。SDRAM芯片和FLASH芯片均通過(guò)TMS320DM642的EMIF口實(shí)現無(wú)縫連接[3]。TMS320DM642的EMIF有4個(gè)獨立的可設定地址