用于系統級芯片的納米晶非易失性存儲器

納米晶閃存的性能

另一方面，利用硅材料或金屬納米晶制造的閃存存儲器很容易克服氮化物帶來(lái)的局限性。來(lái)自不同公司的研究者都已經(jīng)能使用可量產(chǎn)的設備來(lái)產(chǎn)生可反復制造的硅納米晶。這些納米晶的直徑為5~10納米，可以使用前面在硅浮柵中采用的相同物理機制來(lái)充電或放電。由于在每個(gè)位元的冗余電荷存儲，絕緣材料可以在8~10納米和5~6納米之間變化，依然能采用量子力學(xué)隧道技術(shù)在低電壓下擦除。較低的寫(xiě)/擦除電壓可以使閃存模塊面積更低。而且，因為沒(méi)有影響浮柵的電容耦合效應，納米晶位元門(mén)檻電壓的分布可以比浮柵窄40%，因此可以采用更低的讀取電壓。

圖2：形成的硅納米晶層的SEM圖像。

架構選擇

第一款實(shí)驗性的納米晶閃存測試芯片采用傳統的NOR共源架構(1T)，4到24兆位密度，并對電荷保持能力進(jìn)行了深入的研究。通過(guò)采用分離柵結構(1.5T)實(shí)現更大的成本降低，在這種架構中，溝道區域由電荷存儲區與一個(gè)帶薄氧化物的選擇柵共享，這里的氧化物通常與SoC中的低電壓高性能晶體管中用的氧化物相同。在這種位元結構中，在讀操作期間只有選擇柵被切換，以選擇或取消選擇存儲器陣列中的一個(gè)位元，實(shí)現快速的讀操作。

此外，分離柵架構通過(guò)兩種方法減小閃存模塊面積：首先，1.5T位元將位元的讀側和編程側分開(kāi)，允許在數據位線(xiàn)上利用高性能低電壓晶體管作為在存儲器陣列上的選擇晶體管，可以減少非存儲器晶體管占用的面積；其次，所有閃存相關(guān)的操作，即編程、擦除和讀操作都可以使用單極電壓來(lái)執行，對基于N溝道的閃存用正電壓，這樣就減少電荷泵站用的硅片面積?；谶@些1.5T位單元的陣列設計一直在基于浮柵的存儲器中很受歡迎，但是基于納米晶的1.5T位單元具有額外的優(yōu)勢，可以在電荷存儲區之上提供獨立的柵控制(控制柵)，實(shí)現更低密度和更快讀取的性能優(yōu)化。

32納米可擴展性

將納米閃存縮小到32納米以及以下尺寸的關(guān)鍵是獲得納米晶尺寸的高度一致性，以及改善覆蓋納米晶的沉積介電材料的質(zhì)量。納米晶尺寸的一致性取決于納米晶生長(cháng)參數，可以進(jìn)行優(yōu)化獲得納米晶尺寸的緊湊分布。覆蓋納米晶上面的沉積介電材料的質(zhì)量可以通過(guò)采用不同的廣為人知的方法來(lái)大大地提高，例如高溫退火、氮的結合、沉積速度調整等等。對于1.5T器件，將薄的氧化物用于選擇柵，通過(guò)降低短溝道效應可以幫助縮減到32納米以及更低。

本文小結

總之，人們將硅納米晶作為在微控制器中集成非易失性閃存的電荷存儲介質(zhì)進(jìn)行了研究，現在制造工藝已經(jīng)足夠成熟，重復的納米晶生長(cháng)已經(jīng)不是問(wèn)題。使用納米晶實(shí)現的優(yōu)勢包括改善可靠性和減小硅片尺寸，這些都使其成為下一代嵌入式微控制器的一個(gè)非常具有吸引力的選擇。當前的工作是優(yōu)化滿(mǎn)足客戶(hù)對性能和可靠性要求的陣列架構，以及基于硅納米晶微控制器的產(chǎn)品化。