Mentor欲成立機構研究基于圖形的測試規范標準化

  　　Mentor Graphics日前宣布，為對基于圖形的測試規范標準的標準化問(wèn)題進(jìn)行研究，公司已提議成立新的Accellera標準委員會(huì )。為深化此項工作，Mentor Graphics公司將把其現有的基于圖形的測試規范格式作為技術(shù)捐贈奉獻出來(lái)，以啟動(dòng)標準化工作。

　　“Mentor Graphics公司基于圖形的規范化技術(shù)，以其快速徹底的覆蓋設備狀態(tài)空間能力，為驗證領(lǐng)域帶來(lái)了惹人注目的新價(jià)值，”SyoSil咨詢(xún)公司的 所有人兼總經(jīng)理 Peter Jensen 說(shuō)。“這樣，我們便可以在模塊級采用UVM(通用驗證方法學(xué))進(jìn)行傳統的覆蓋率驅動(dòng)驗證和在系統級采用嵌入式C測試程序進(jìn)行智能軟件驅動(dòng)驗證時(shí)，采用統一的基于圖形的描述。”

　　“采納最先進(jìn)的功能驗證方法學(xué)在電子設計和驗證效率的最大化方面是至關(guān)重要的。通過(guò)采用基于圖形的測試技術(shù)，我們看到客戶(hù)的生產(chǎn)率實(shí)現了10倍增加，”Mentor Graphics 副總裁兼設計驗證技術(shù)部總經(jīng)理 John Lenyo 說(shuō)。“根據客戶(hù)反饋，我們正在推進(jìn)有關(guān)標準事宜的提議和推動(dòng)工作，這不僅可為很多客戶(hù)帶來(lái)顯著(zhù)收益，而且還打開(kāi)了技術(shù)創(chuàng )新的大門(mén)。”

　　基于圖形的測試規范的諸多益處

　　基于圖形的測試規范可一舉三得。首先，它可使編寫(xiě)和調試測試用例的時(shí)間壓縮50%或以上。對于現有的基于約束的 SystemVerilog UVM 測試來(lái)說(shuō)，驗證工程師可利用基于圖形的規范格式來(lái)描述完全相同的測試空間，不但代碼行數不到原來(lái)的一半，而且還無(wú)需對測試意圖進(jìn)行任何修改。這也意味著(zhù)測試代碼本身的錯誤的數量有效減少，驗證工程師可將注意力從調試測試代碼轉移到調試設計上來(lái)。

　　其次，基于圖形的測試規范格式支持多種設計語(yǔ)言和多種驗證環(huán)境，可復用到設計意圖和驗證引擎中。無(wú)論對于用于模塊級仿真的 SystemVerilog UVM 測試環(huán)境，還是對于用于系統級仿真的嵌入式C測試程序來(lái)說(shuō)，均可采用相同的基于圖形的測試規范。此外，它還可用于為微處理器指令集的驗證生成指令，甚至還可用在 FPGA 原型設計和芯片驗證等目標硬件上。

　　第三，借助基于圖形的測試規范的抽象性，在工具實(shí)施階段，可根據驗證需求采用不同的方法來(lái)應用該測試規范。比如，在驗證項目的早期階段，可根據基于圖形的測試規范對某工具下達相關(guān)指令，以系統化的方式來(lái)執行該測試規范，從而快速提升功能覆蓋率。在后期，可對該工具下達相關(guān)指令，以完全隨機的方式來(lái)執行該測試規范，從而為回歸測試的仿真集群(simulation farm)產(chǎn)生浸泡測試激勵。

　　Mentor Graphics公司對基于圖形的測試規范標準工作所做貢獻

　　對于驗證來(lái)說(shuō)，基于圖形的規范格式并非新鮮事物。它以標準的巴科斯—諾爾范式(BNF)為基礎，在IBM的倡導下，已在多家公司的自動(dòng)化編譯器測試中得到應用。其天然基本架構與典型的設計規范結構高度相似，需求映射簡(jiǎn)單明了。 Mentor Graphics公司捐贈了經(jīng)過(guò)擴展的基于圖形的規范格式，使得所有的標準環(huán)境，以及包括Verilog、VHDL、SystemVerilog、e、SystemC、C/C++、匯編碼等在內的各種語(yǔ)言均支持 VLSI 設計驗證。