基于FPGA的音樂(lè )硬件演奏電路設計與實(shí)現（二）

3 系統的方案實(shí)現

3.1 各模塊仿真及描述

notetabs作為音符rom的地址發(fā)生器，此模塊中設置了一個(gè)8位2進(jìn)制計數器，頻率為4hz,即為4個(gè)音符一秒時(shí)間四四拍的4分音符。notetabs計數器計數器按4hz時(shí)鐘頻率做加法計數，當stop為高電平時(shí)停止加法運算，而當change可設置rom中數據的跳轉，rom通過(guò)toneindex[30]端口輸向tonetaba模塊。樂(lè )曲就演奏起來(lái)了。

由圖6 sperkera仿真波形可以看出，當clk輸入時(shí)鐘頻率為12mhz時(shí)，輸出端信號clk輸出的頻率，隨tong信號的不同，輸出不同頻率的聲音信號。

由圖7tonetaba信號的仿真波形，可以看出，當輸入信號index[30]輸入不同信號值，code輸出端輸出音符的顯示，high為音符高位信號，tone大于7時(shí)high為高電平。

圖8為notetabs仿真波形，當clk輸入時(shí)鐘信號，toneindex[30]端從rom中讀入音符數據，當輸入端口stop為“1”時(shí)，暫停從rom中讀入數據，stop為“0”繼續讀取音符信號，change為高低電平時(shí)，模塊分別讀取rom不同位置的數據。

3.2 頂層電路仿真及描述

clk8hz端輸入8hz時(shí)鐘信號，另一個(gè)clk12mhz輸入12mhz時(shí)鐘信號，系統將自動(dòng)從music.mif中讀取音符信號，以頻率不同輸出到spkout,同時(shí)輸出到顯示端口，和高音端口，code1[30],high1.p端口可以是音符暫停輸出(高電平時(shí))，ch端口控制歌曲間的切換。

4 硬件測試及說(shuō)明

選擇實(shí)驗電路模式1,將引腳鎖定時(shí)clk12mhz于clock9連接，短路帽clock接12mhz.clk8hz與clock2連接。發(fā)音輸出spkout接speaker.簡(jiǎn)譜碼輸出code1由數碼管5顯示，high高8度指示由發(fā)光管d5指示，p與按鍵d16連接，ch與的15連接。最后向目標芯片下載適配后的sof邏輯設計文件。

5 結論

本次設計在EDA開(kāi)發(fā)工具QuartusII平臺上，應用語(yǔ)言層次化和模塊化的設計方法，通過(guò)音符編碼的設計思想，預先定制樂(lè )曲，在此基礎上設計了一個(gè)樂(lè )曲硬件演奏電路，經(jīng)過(guò)對整體進(jìn)行模塊化分析、編程、綜合、仿真及最終下載，完整實(shí)現簡(jiǎn)易音樂(lè )器的播放功能。

通過(guò)學(xué)生自己手動(dòng)完成簡(jiǎn)單的數字器件的設計，在加強以傳統電子設計方法為基礎的工程設計訓練的同時(shí)，使學(xué)生能夠更快地掌握現代電子電路設計自動(dòng)化的新方法和新手段，提高了學(xué)生對基礎實(shí)驗的興趣。