一種SoC芯片在Magma Talus下的物理實(shí)現

第五章 總結

在本文中，我們介紹了一種SoC芯片架構，探討了在0.18um CMOS工藝上以Magma Talus為主導EDA工具的物理實(shí)現中的3個(gè)難點(diǎn)問(wèn)題：時(shí)序約束設計、布局規劃以及時(shí)鐘樹(shù)約束設計。鑒于篇幅限制，其它在本SoC物理實(shí)現過(guò)程中涉及到的諸如信號完整性問(wèn)題分析與避免、電源完整性分析與避免、與signoff工具間參數相關(guān)性的設置、ECO、模擬及數?；旌夏K建模及其在Magma Talus數字流程中的運用等方面在本文中未能涉及。

該SoC芯片包含41個(gè)時(shí)鐘域，4種低功耗工作模式，2個(gè)相互隔離的1.8v內部電源域，約有65萬(wàn)個(gè)標準單元，94個(gè)宏模塊，250個(gè)pad，合計約900萬(wàn)個(gè)邏輯等效門(mén)，3600萬(wàn)個(gè)晶體管，芯片面積10.5mmx10.5mm。

該芯片既有多個(gè)復雜的數字算法電路，也有多個(gè)定制的模擬/數?；旌夏K，宏模塊眾多，布局規劃和電源規劃較為復雜；在前仿真驗證過(guò)程中方面，功能bug，性能不達標等問(wèn)題，使RTL遲遲不能凍結，給后端留下的時(shí)間不多。我們借助Magma公司Talus軟件在后端實(shí)現方面的強大能力，集中時(shí)間攻關(guān)，解決了復雜時(shí)序約束、大規模宏模塊情況下布線(xiàn)擁塞的技術(shù)、多電壓域下的電源規劃技術(shù)以及復雜時(shí)鐘樹(shù)設計等難題，節省了大量的后端運行時(shí)間和手工工作，同時(shí)也實(shí)現了較好的時(shí)序、面積結果。

目前該芯片已成功流片，實(shí)測的性能及功耗指標均達到預期效果，高速總線(xiàn)時(shí)鐘頻率可達110M，normal功耗模式下算法模塊全速工作時(shí)功耗小于380mW，sleep功耗模式下功耗11mW左右。

感謝Magma公司在物理實(shí)現方面持續的努力和進(jìn)步，使得用戶(hù)能夠在設計中體會(huì )到革新所帶來(lái)的便捷與快樂(lè )。在此，希望Magma今后能夠不斷革新，給用戶(hù)帶來(lái)更多的方便，分享更多的成功。