面向有挑戰性功能塊的時(shí)序收斂技術(shù)

步驟4
我們可對步驟1中加亮I/O密度的腳本進(jìn)行修改，用于加亮繞障I/O密度。當將一個(gè)網(wǎng)路分為多個(gè)小段的進(jìn)行計算時(shí)，首先要在已發(fā)現的繞障網(wǎng)路名單中進(jìn)行過(guò)濾，且只計算名單中有的那些網(wǎng)路。由于過(guò)濾后引腳數將會(huì )大大降低，因此設計師需要調整每個(gè)分色的閾值。最終結果見(jiàn)圖4。

步驟5
圖4證明了白色區域具有最多繞障的I/O網(wǎng)路。這建議我們：
1.移動(dòng)大型宏，這是塊設計師可執行的最直接動(dòng)作。
2.最高層分配引腳時(shí)降低白色/紅色區域的引腳密度，這需要最高層設計師與功能塊設計協(xié)作進(jìn)行。

通常，這些大型宏被設置在那個(gè)地方肯定有其原因存在，因此在一些實(shí)際項目中重新分布模型引腳這種方式要更為切實(shí)可行。

這只是“如何將我們的經(jīng)驗轉換為可視化檢查”的一個(gè)例子。設計師不僅可對這種繞障I/O進(jìn)行可視化處理來(lái)作為潛在問(wèn)題預測指標，而且還可根據已經(jīng)過(guò)證明的設計相關(guān)經(jīng)驗，將其它因素加入到可視化檢查中來(lái)。

第III章：時(shí)鐘門(mén)控克隆階段選擇

一般來(lái)說(shuō)，執行時(shí)鐘門(mén)控克隆一共有2個(gè)階段：fix cell（修復單元）和fix clock（修復時(shí)鐘）；設計師還可同時(shí)在兩個(gè)階段進(jìn)行克隆。因此在此提出了3種組合：
1.只fix cell階段克隆
2.只fix clock階段克隆
3.兩個(gè)階段同時(shí)克隆

如果是只fix cell階段克隆，那么設計師可采用命令“run clock gate_clone”在第一次全局布局/布線(xiàn)后執行克??；相關(guān)配置可通過(guò)“force clock gate_clone”命令來(lái)完成。不過(guò)完成克隆后，‘force clock gate_clone’設置的約束將變?yōu)闊o(wú)效；如再需要fix cell階段克隆，那么設計師還要重新應用這些設置。

作者以幾個(gè)功能塊為例，對這3種方法進(jìn)行了一次測試，通過(guò)比較結果來(lái)找出適合其中多數功能塊的最佳方案。

表1是測試結果，要點(diǎn)如下：
1.黃色數據是一個(gè)功能塊的最好TNS，綠色數據是最佳區域。
2.第2種方法帶來(lái)了適合大部分案例的最佳結果，包括最好TNS和最佳區域。

什么樣差異會(huì )導致這樣的結果？圖5是功能塊一個(gè)角點(diǎn)的時(shí)鐘門(mén)控單元分布：