驗證FPGA設計：模擬，仿真，還是碰運氣？

　　對ASIC開(kāi)發(fā)組的觀(guān)察

　　因此，簡(jiǎn)言之，每種方法都有優(yōu)缺點(diǎn)。根據這些信息，有經(jīng)驗的ASIC設計組（即經(jīng)常在其驗證流程中采用FPGA者）是如何在模擬測試和基于FPGA的測試間做出平衡的呢？

　　視頻處理器廠(chǎng)商Ambarella有一個(gè)例子來(lái)回答這個(gè)問(wèn)題。執行副總裁Didier LeGall 說(shuō)，“多數情況下，我們根本就不使用FPGA 仿真。根據我們的經(jīng)驗，必須得有非常成熟的RTL仿真才會(huì )有用。但是，目前流程階段，將設計輸入 FPGA和建立測試平臺（的過(guò)程）是一件事倍功半的事?！?

　　但是，實(shí)際應用情況可能會(huì )使LeGall 的看法有所調整。Ambarella 公司的SOC （片上系統) 用于以高幀速率處理高清視頻和10M像素靜止圖像，需要采用非?？斓膬炔繒r(shí)鐘和復雜的算法。但是，LeGall 在對FPGA 仿真做出評論后，又對整個(gè)驗證過(guò)程的目標提出了一個(gè)非常有趣的看法?！靶峦瞥鯥C成功的關(guān)鍵不在于完美的驗證工作，” LeGal說(shuō)?！岸谟谲浖保阂簿褪钦f(shuō)，要知道設計中哪部分比較容易出問(wèn)題，并且在開(kāi)始，而不是事后，就做好軟件解決計劃。這種策略下，驗證工程師經(jīng)過(guò)廣泛的基于FPGA的測試所獲得的很多信息的確會(huì )變得比較沒(méi)用。

　　LSI Corp的存儲元件部門(mén)提出了另一個(gè)觀(guān)點(diǎn)。該部門(mén)的副總裁和總經(jīng)理Bill Wuertz敘述了他們是如何做SCSI （小型計算機系統接口）和SAS （串行連接）控制器的。

　　Wuertz 說(shuō)LSI采用了幾乎是并行的過(guò)程，一個(gè)驗證小組進(jìn)行模擬實(shí)現一些目的，而另一組則采用FPGA實(shí)現另外一些目的?！霸谠O計早期，我們建立一個(gè)稱(chēng)為試驗RTL（trial RTL）的步驟，” Wuertz 說(shuō)?！拔覀円繰TL基本工作正常、各個(gè)塊互相已連接好，這是第一個(gè)點(diǎn)。在此階段，驗證工作分為兩個(gè)方向。模擬小組編寫(xiě)他們的工具所用的設計，并繼續對單個(gè)的塊進(jìn)行模擬。另一個(gè)組，即系統工程組，則通過(guò)綜合RTL得到內部開(kāi)發(fā)FPGA 版——我們現在正在設計第五代板卡——然后開(kāi)始在系統級進(jìn)行徹底的壓力測試?！?
　　如Wuertz所述，這兩個(gè)組具有不同的工作目的。模擬組要努力確保電路正確。系統組通常不考慮電路，但要確保芯片在變化異常大和非常復雜的存儲網(wǎng)絡(luò )環(huán)境下可以工作。Wuertz 說(shuō)FPGA 原型會(huì )與一屋子的磁盤(pán)和磁帶驅動(dòng)器相連運行幾天的測試?！斑@些測試已經(jīng)過(guò)了20多年的發(fā)展，”他說(shuō)?！拔覀冎?，可能需要對不同磁盤(pán)驅動(dòng)器組合進(jìn)行很長(cháng)時(shí)間的測試后才可以產(chǎn)生暴露設計問(wèn)題的時(shí)間匹配異常情況?！?

　　LSI 已開(kāi)發(fā)了自有的將兩種環(huán)境聯(lián)系起來(lái)的內部工具。例如，通過(guò)這些工具，系統組可以捕捉到導致故障的跟蹤數據，并將此數據轉換為模擬組可用的激勵文件。反過(guò)來(lái)說(shuō)，模擬組可以根據它在設計中所發(fā)現的危險，給系統組發(fā)出提醒。在兩個(gè)工作于不同環(huán)境的驗證組間建立聯(lián)系是LSI公司兩方向測試方法的關(guān)鍵。在整個(gè)過(guò)程中，兩個(gè)組會(huì )交換數據，而且，最后設計晶粒需要兩個(gè)組的結論。