驗證FPGA設計：模擬，仿真，還是碰運氣？
加入技術(shù)交流群
現在的許多FPGA用戶(hù)工作中都要用到模擬。但是，什么時(shí)候才能不用模擬，直接將設計放到芯片里？
要點(diǎn)
* 大型FPGA設計中需要采取類(lèi)似于 ASIC設計的流程。
* 在驗證流程中，有必要將模擬和基于FPGA的仿真混合使用。
* 對于模擬和仿真的混合尚無(wú)公認的指導性方法。
* 通過(guò)簡(jiǎn)短的調查，提出了一種可為大家接受的驗證先進(jìn)FPGA設計的建議方法。
曾幾何時(shí)，要驗證 FPGA 的邏輯設計，可以先編譯、寫(xiě)入，然后按下評估板上的復位按鈕。但是，隨著(zhù)FPGA規模的增大，這種被Xilinx公司軟件產(chǎn)品營(yíng)銷(xiāo)總監Hitesh Patel 稱(chēng)為“blow and go”（逃生法）的驗證方式已不能滿(mǎn)足要求。要做出一個(gè)近乎完美的有百萬(wàn)個(gè)門(mén)的設計，達到可以從封裝引腳就可以調試的地步，成功的機會(huì )非常之渺茫。因此，FPGA設計組也開(kāi)始采取ASIC設計組已使用多年的方法，采用基于軟件的設計模擬。
但是這種方法也引出了一系列重要的問(wèn)題： FPGA設計中模擬的作用應該跟在ASIC設計中一樣嗎？驗證人員是否還是要在某個(gè)時(shí)刻將設計裝入產(chǎn)品FPGA并馬上開(kāi)始測試它？如果是這樣，這個(gè)時(shí)刻是在什么時(shí)候？為了弄清設計團隊現在都在做什么，我們詢(xún)問(wèn)了一些工作中與FPGA用戶(hù)關(guān)系最緊密的人。作為參考，我們還詢(xún)問(wèn)了幾個(gè)在驗證過(guò)程中采用FPGA原型來(lái)進(jìn)行ASIC設計團隊，以了解他們的意見(jiàn)。
評論