一種基于CPLD的單片機與PCI接口設計方案
加入技術(shù)交流群
在CPLD在幫助下，單片機讀寫(xiě)PCI設備就變得相當簡(jiǎn)單。首先，將pci_cbe等寄存器都聲明為外部存儲器變量，并根據CPLD的設計指定地址。然后，傳遞適當的參數給以下兩個(gè)讀寫(xiě)子函數，即可完成對PCI設備配置空間、I/O空間、存儲器空間的讀寫(xiě)操作。從PCI設備的返回數據存放在全局變量savedata中。
實(shí)際上在寫(xiě)PCI設備時(shí)，也可以從pci_data中得到返回數據。這個(gè)數據必須等于往PCI設備寫(xiě)的數據。利用這一點(diǎn)可以進(jìn)行差錯檢驗和故障判斷，視具體應用而定。
bdate unigned char request;
sbit IRDY0=request^4;
sbit FRAME0=request^5;
sbit VALID="request"^7;
void readpci(unsigned char addr,unsigned char cbe){
pci_address0=addr;
pci_cbe=cbe;
request="pci"_request;
while(!IRDY0 FRAME0)) request="pci"_request;
savedata0=pci_data0;
savedata2=pci_data2;
savedata3=pci_data3;
if(!VALID)printf("Data read is invalid! ");
}
void writepci(uchar addr,uchar value0,uchar cbe){
data uchar temp;
pci_address0=addr;
pci_datas0=value0;
pci_cbe=cbe;
request="pci"_request;
while(!(IRDY0 FRAME0)) request="pci"_request;
if(!VALID)printf("Data write is invalid!");
}
3 結論
用CPLD實(shí)現單片機與PCI總線(xiàn)接口的并行通信，電路結構簡(jiǎn)單、體積小，1片CPLD芯片足夠，并且控制方便，實(shí)時(shí)性強，通信效率高。本設計方法已成功地應用于作者開(kāi)發(fā)的各種數據采集系統中，用作單片機與PC104之間的并行數據通信，效果非常理想。
4 參考文獻
[1] 周明德.微型計算機系統原理及應用 [M] .第四版，北京：清華大學(xué)出版社，2002.
[2] 白中英.計算機組成原理 [M] .北京:科學(xué)出版社,1999.
[3] Xilinx芯片手冊.美國賽靈思半導體公司.
評論