采用FPGA設計SDH光傳輸系統設備時(shí)鐘

　　采用銣鐘作為測試時(shí)鐘基準源?；鶞蕰r(shí)鐘送TSP8500進(jìn)行跟蹤，同時(shí)送時(shí)間間隔分析儀。

　　TSP8500的系統時(shí)鐘sysclkout的參考源，通過(guò)CPU接口選定為時(shí)鐘基準源送來(lái)的2.048MHz時(shí)鐘。由于系統時(shí)鐘sysclkout輸出為38.88MHz，不便于用時(shí)間間隔分析儀進(jìn)行測試，所以采用外同步時(shí)鐘ext_clk_out接口輸出2.048MHz時(shí)鐘送時(shí)間間隔分析儀進(jìn)行TIE曲線(xiàn)的測試；而ext_clk_out時(shí)鐘的參考源，則通過(guò)CPU接口選擇sysclkout時(shí)鐘。

　　在跟蹤模式下，圖2中的開(kāi)關(guān)K閉合，測試24小時(shí)后得到的MTIE/TDEV曲線(xiàn)，如圖3所示。

　　從圖3的測試結論來(lái)看，TSP8500跟蹤模式下的相位漂移特性滿(mǎn)足ITU-T G.813建議要求。

　　跟蹤24小時(shí)后，將圖2的開(kāi)關(guān)K斷開(kāi)，TSP8500的系統時(shí)鐘自動(dòng)進(jìn)入保持工作模式，繼續用時(shí)間間隔分析儀表測試24小時(shí)，得到保持模式下的MTIE/TDEV曲線(xiàn)，如圖4所示。

　　從圖4的測試結論來(lái)看，TSP8500芯片在保持模式下的相位漂移特性也滿(mǎn)足ITU-T G.813建議要求。

　　采用單片FPGA實(shí)現的SEC芯片TSP8500，輸出時(shí)鐘滿(mǎn)足其在SDH設備中應用的要求，各項時(shí)鐘性能指標完全滿(mǎn)足ITU-T G.813的相關(guān)建議要求。TSP8500芯片已在國內某著(zhù)名通訊設備廠(chǎng)商開(kāi)發(fā)的SDH設備中得到應用。

　　另外，TSP8500芯片所采用的FPGA，其成本低于10＄，遠低于商用SEC芯片的價(jià)格，且功能可靠，具有相當高的性?xún)r(jià)比，有望得到更大規模的商用。