Simulink軟件平臺仿真LUTs技術(shù)實(shí)現NCOs

　　來(lái)自某位的抽頭，可以組合為一個(gè)矢量生成該位的抖動(dòng)。實(shí)際實(shí)現時(shí)，可以采用較長(cháng)的移位寄存器。移位寄存器越長(cháng)，則輸出的抖動(dòng)越接近隨機的性質(zhì)。

　　下面分析相位加抖數據位數d對SFDR的影響。圖7～圖9分別為d=b-3，b+3，b三種情況的仿真波形，其中b為累加器控制字小數部分的位數。

　　加抖位數d=6-3時(shí)，僅對整數位產(chǎn)生0～1／8的影響。此時(shí)將SFDR提高了1 dB?？梢?jiàn)，增加過(guò)少位數的抖動(dòng)，僅對相位的截斷有很小的影響，對改變雜波極為有限。

　　加抖位數d=b+3時(shí)，可以對整數位產(chǎn)生0～8的影響。此時(shí)將SFDR提高了9 dB。但同時(shí)可以看到，由于增加抖動(dòng)的位數過(guò)多，雖然消除了雜波，但同時(shí)也提高了整個(gè)頻譜的噪聲電平。

　　加抖位數d=b時(shí)，可以對整個(gè)整數位產(chǎn)生0～1影響。此時(shí)將SFDR提高到106 dB。同時(shí)可以看到，由于增加抖動(dòng)的位數恰當，既消除了雜波，又提高了整個(gè)頻譜的噪聲電平。

　　在用FPGA實(shí)現NCOs時(shí)，通過(guò)相位加噪可以提高整個(gè)輸出頻率的SFDR性能。但從圖3，圖6比較可以看出，在整個(gè)電路中串入了加法器，且關(guān)鍵路徑包含了兩個(gè)部分Dithering和NCOs的加法器，因而限制了整個(gè)設計的最大時(shí)鐘頻率。

　　3 結 語(yǔ)

　　NCOs在數字通訊中起著(zhù)非常重要的作用，在FPGA實(shí)現時(shí)，它可以由一個(gè)累加器和一個(gè)輸出頻率由步長(cháng)定義的正弦波查找表的數字硬件構成。 SFDR是表明合成正弦波譜純度性能的參數。仿真證明，在NCOs累加器輸出的相位中加入抖動(dòng)，以提高SFDR性能，是一種簡(jiǎn)單有效、低成本的方法。