SOPC在嵌入式工業(yè)以太網(wǎng)控制器中的應用

　　1 引言

　　隨著(zhù)以太網(wǎng)在工業(yè)控制領(lǐng)域得到大規模應用，嵌入式的工業(yè)以太網(wǎng)系統也越來(lái)越多的滲入到了工業(yè)控制領(lǐng)域。以Motorola ColdFire微處理器和ARM處理器為硬件平臺的嵌入式工業(yè)以太網(wǎng)系統已經(jīng)有大量文獻報道。

　　以上這些系統的開(kāi)發(fā)平臺并不完全針對工業(yè)以太網(wǎng)的應用情況，因為芯片設計公司并不完全熟悉工業(yè)以太網(wǎng)的需要。因此在實(shí)際應用當中經(jīng)常出現硬件資源浪費或者資源不夠的問(wèn)題，并且開(kāi)發(fā)系統往往需外接PLD芯片來(lái)進(jìn)行外圍器件的邏輯控制，存在接口速率的瓶頸問(wèn)題。SOPC技術(shù)能解決這個(gè)難題。

　　2 SOPC技術(shù)

　　可編程片上系統（SOPC）是一種特殊的嵌入式系統:首先它是片上系統（SOC），即由單個(gè)芯片完成整個(gè)系統的主要邏輯功能;其次，它是可編程系統，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統可編程的功能。

　　2.1 SOPC

　　SOPC 結合了SOC和FPGA各自的優(yōu)點(diǎn)，實(shí)際上涵蓋了嵌入式系統設計技術(shù)的全部?jì)热?，除了以處理器和?shí)時(shí)多任務(wù)操作系統（RTOS）為中心的軟件設計技術(shù)、以 PCB和信號完整性分析為基礎的高速電路設計技術(shù)以外，SOPC還涉及目前以引起普遍關(guān)注的軟硬件協(xié)同設計技術(shù)。由于SOPC的主要邏輯設計是在可編程邏輯器件內部進(jìn)行，而B(niǎo)GA封裝已被廣泛應用在微封裝領(lǐng)域中，傳統的調試設備，如:邏輯分析儀和數字示波器，已很難進(jìn)行直接測試分析，因此，必將對以仿真技術(shù)為基礎的軟硬件協(xié)同設計技術(shù)提出更高的要求。同時(shí)，新的調試技術(shù)也已不斷涌現出來(lái)，如Altera公司的嵌入式邏輯分析儀SignalTappII就是一種片內實(shí)時(shí)調試工具;而在應對復雜設計方面，諸如Altera公司的DSP Builader就是一個(gè)利用可編程硬件邏輯實(shí)現數字信號處理算法的強大輔助工具。

　　2.2 NIOS

　　NIOS 是Altera公司以RISC為基礎的可配置、可裁減軟核處理器[2]。它具有16位指令集和16/32位數據通路，通過(guò)將包括16或32位高性能處理器在內的多種應用模塊嵌入到通用FPGA/CPLD內，實(shí)現完全可配置的嵌入式系統。Nios軟核處理器主要特性包括:高效靈活的處理器模塊，可以通過(guò)軟件配置成16位或32位的中央處理單元，并可選擇不同的內部存儲器大小，其最高執行速度可達50MHz;具有多種其它功能模塊的選擇（SDRAM控制器、 UART控制器、PCI接口模塊、LCD接口模塊、MAC接口模塊等多種功能模塊）;具有完整、廉價(jià)、便捷的開(kāi)發(fā)系統。所有開(kāi)發(fā)（包括設計、調試）均通過(guò)軟件進(jìn)行，不再需要專(zhuān)門(mén)的硬件仿真器和編程器， 大大減少了開(kāi)發(fā)設備的成本。

　　NIOS將CPU與PLD的功能集于一身，既簡(jiǎn)化了電路板設計，又不存在接口速率的瓶頸問(wèn)題，使整個(gè)系統在一塊芯片上就可以完成。

　　3 硬件設計

　　控制器的硬件設計流程就是為了定制合適的CPU和外設，在 SOPC Builder和QuartusII中完成。在這里可以靈活定制NIOS CPU的各個(gè)特性甚至指令，可以使用Altera提供的大量的IP Core來(lái)加快開(kāi)發(fā)者開(kāi)發(fā)NIOS外設的速度，提高外設的性能，也可以使用第三方的IP Core，或者使用VHDL、Verilog來(lái)自己定制外設。

　　嵌入式工業(yè)以太網(wǎng)控制器的硬件分為三個(gè)部分:FPGA部分、存儲器部分和外圍元件部分如圖1所示。本文選用的是FPGA是CYCLONE EP1C6。FPGA部分是建立在FPGA上的，核心是NIOS CPU Core，我們需要在SOPC Builder中需要設計的就是FPGA部分。要建的NIOS系統包含的元件模塊有:一個(gè)NIOS CPU核;用于連接NIOS核的Avalon總線(xiàn)控制器，一個(gè)存放啟動(dòng)和調試程序的內部存儲器Boot ROM、一個(gè)UART串行通信電路模塊（RS-232核）、一個(gè)內部定時(shí)器和一些通用IO外圍接口模塊。為使NIOS系統正常工作，在FPGA外圍必須接有一個(gè)RS-232通信口、RJ45、幾個(gè)發(fā)光管和數碼管以及16M SRAM和4M Flash ROM。

　　圖1 SOPC工業(yè)以太網(wǎng)控制器硬件結構