Simulink軟件平臺仿真LUTs技術(shù)實(shí)現NCOs

　　由以上的仿真波形可以看出，提高整數位的位數，雖然可以使相位截斷小，頻率雜波少，但要使用較大的LUTs容量。如整數位增加一位，即由n位增加n+1位，則LUTs的數據量會(huì )增加一倍。

　　提高小數位的位數可以有較高的步長(cháng)精度和頻率分辨率，但需要更加多的累加器。如小數部分由b位增加到b+1位，雖然對LUTs無(wú)影響，但將累加器的加法器和延遲器分別增加1位，從而影響NCOs的輸出頻率。

　　提高LUTs輸出分辨率對正弦波樣點(diǎn)的幅度值量化影響小，但需要更多的LUTs存儲器。如LUTs輸出分辨率增加1位，由L位增加L+1 位，LUTs所需的存儲容量擴大2n。

　　可見(jiàn)，采用傳統的設計方法要達到無(wú)相位截斷，則需要LUT的字長(cháng)非常長(cháng)，占用資源非常大，導致NCOs的成本很高，而這在實(shí)際實(shí)現過(guò)程中是不可行的。

　　2.3 相位加抖提高SFDR

　　通過(guò)以上的仿真研究可看出，雖然可以通過(guò)增加整數位和提高LUTs輸出分辨率的方法來(lái)提高SFDR，但因它們要占用大量的資源，因而不是經(jīng)濟有效的方法。為有效解決雜波問(wèn)題，必須考慮其他有效的方法。目前的主要技術(shù)手段有：

　　幅度加抖(Amplitude Dithering)：在LUT的輸出中加入低水平的噪聲，以打散原有幅度值量化的噪聲結構。

　　相位加抖(Phase Dithering)：在累加器的輸出中加入低水平的噪聲，以打散原有相位截斷的噪聲結構。

　　帶通濾波(Bandpass Filtering)：在振蕩器輸出端加濾波器濾出毛刺頻率。但該方法很難濾出靠近中心頻率的雜波。

　　以上的仿真已經(jīng)證明，相位截斷對SFDR的影響量是最大的，是提高SFDR的首選方法。

　　相位加抖的數學(xué)模型如圖5所示。在LUTs地址字截斷之前，在累加器的輸出中加入低水平的偽隨機噪聲(A Low-level of Pseudo Random Noise)，其中抖動(dòng)的位數d是可變的。

　　抖動(dòng)(Dither)可以通過(guò)線(xiàn)性反饋移位寄存器(Linear Feedback Shift Register，LFSR)來(lái)實(shí)現，見(jiàn)圖6。LFSR有帶M個(gè)抽頭的移位寄存器，抽頭反饋通常由或門(mén)構成，以產(chǎn)生一個(gè)周期為2M-1的序列。因此，長(cháng)偽隨機噪聲序列(Long Pseudo Random Noise Sequences)可以用很少的硬件資源實(shí)現。例如，一個(gè)由12個(gè)元件構成的LFSR能夠生成周期為4 095的PN序列。LFSR可以由M個(gè)D觸發(fā)器和很少的組合器件構成。