一種基于PXI的高速數字化儀模塊的設計應用

　　本設計中。A／D轉換器選用Mamix公司的MAXl215，該芯片是一款12 bit／250 Ms／s的高速A／D轉換器，它具有出色的SNR和SFDR特性，使用250 MHz差分采樣時(shí)鐘，接收差分輸入信號，輸出12位LVDS格式的差分數字信號，提供差分同步時(shí)鐘信號。為了提高測試精度，單端的輸入信號需要轉換成差分模式后再送入A／D，增益調整及單端到差分轉換電路的局部如圖5所示?？紤]阻抗匹配問(wèn)題，在單端信號轉換為差分模式時(shí)，需要在2個(gè)差分線(xiàn)上串聯(lián)50 Ω的匹配電阻，作為LVDS信號的發(fā)送端。

　　在PCB的設計中，對差分線(xiàn)要進(jìn)行特別處理。差分線(xiàn)在走線(xiàn)區間內的實(shí)際布線(xiàn)公差應控制在5 mil內；差分對內兩條線(xiàn)之間的距離應盡可能小，以使外部干擾為共模特征；要保證每個(gè)差分對內的長(cháng)度相互匹配，以減少信號扭曲；采用電源層作為差分線(xiàn)的信號回路，因為電源平面有最小的傳輸阻抗，可以有效減少噪聲影響。圖6所示為本設計PCB的局部。

　　本設計中FPGA作為LVDS信號的接收端，首先需要將A／D輸入的LVDS差分數據和同步時(shí)鐘信號轉換成單信號。此處選用了xilinx公司的VirtexⅡ-Pro系列FPGA，該系列的FPGA嵌入了高速I(mǎi)／O接口，能實(shí)現超高帶寬的系統芯片設計，支持LVDS、LVPECL等多種差分接口，適應性很強，為高速數據接口提供了完善的解決方案。LVDS差分信號的接收可以通過(guò)例化IBUFDS_LVDS這個(gè)模塊來(lái)實(shí)現，同時(shí)在程序中設置使用內部的匹配電阻，實(shí)現LVDS的阻抗匹配。差分時(shí)鐘信號由全局時(shí)鐘輸入腳接入FPGA，然后通過(guò)調用xFPGA特有的數字時(shí)鐘管理模塊(DCM)，將時(shí)鐘轉換成單信號并進(jìn)行分頻、移相等處理，作為后續處理的時(shí)鐘信號。

　　2．3 PXI接口設計

　　PXI是PCI在儀器領(lǐng)域的擴展(PCI eXtensions for InstrumentaTIon)，它將CompactPCI規范定義的PCI總線(xiàn)技術(shù)發(fā)展成適用于試驗、測量與數據采集場(chǎng)合應用的機械、電氣和軟件規范，從而形成了新的虛擬儀器體系結構。PXI模塊化儀器系統具備高速的性能，并與PCI保持兼容性，形成一種主流的虛擬儀器測試平臺。本設計中使用PCI9054進(jìn)行PXI接口硬件的設計，PCI9054是美國PLX公司生產(chǎn)的一款32位／33 MHz通用PCI總線(xiàn)控制器專(zhuān)用器件，它具有強大的功能和簡(jiǎn)單的用戶(hù)接口，為PCI總線(xiàn)接口的開(kāi)發(fā)提供了一種簡(jiǎn)便方法。