新出現的SoC FPGA上的策略考慮

除了 Altera傳統的 Avalon .存儲器映射 (Avalon-MM)接口和數據通路總線(xiàn)接口規范， Qsys還支持ARM AXI.標準，可以采用自動(dòng)的“混合匹配”方法來(lái)集成基于A(yíng)valon的IP和基于 AXI的 IP。Qsys支持您利用直觀(guān)快速的設計經(jīng)驗，在通用平臺上方便的進(jìn)行設計重用和在系統驗證，實(shí)現基于 ARM和 Intel的 SoC FPGA，以及 MIPS和 Nios II軟核 CPU SoC實(shí)現。

定制 28-nm 系列器件

Altera的 28-nm FPGA系列器件是業(yè)界最全面的器件，針對用戶(hù)的各種設計需求進(jìn)行定制。Altera為各種最終應用需求提供非常優(yōu)異的FPGA體系結構和工藝技術(shù)——性能最好的高密度 Stratix. V器件，成本最優(yōu)的大批量 Cyclone. V器件，以及在性能和成本上達到均衡的中端 Arria. V器件。全系列 SoC FPGA受益于這種定制方法。

Altera最新的SoC FPGA將含有基于A(yíng)RM Cortex-A9MP內核的高級處理器模塊，如圖2所示：

Altera SoC FPGA體系結構在 ARM-Cortex A9子系統中將含有多種硬核 IP，以及高性能多端口存儲器控制器，以提高存儲器帶寬。FPGA和 CPU子系統之間的寬帶低延時(shí)互聯(lián)將支持高性能應用和高效的 FPGA硬件加速。高級內部交換架構將支持高效的數據吞吐量，以及高效能在系統觀(guān)察和調試。Qsys、Quartus II軟件以及 ARM聯(lián)絡(luò )社區軟件工具相結合后，這一器件將是一種性?xún)r(jià)比非常高的系統設計選擇，它利用標準工具流程提高了效能，支持新開(kāi)發(fā)和驗證。

結論

SoC FPGA時(shí)代已經(jīng)來(lái)臨。在關(guān)鍵經(jīng)濟、技術(shù)和市場(chǎng)因素的推動(dòng)下，這些器件達到了關(guān)鍵點(diǎn)，很多供應商已經(jīng)發(fā)布了這些器件，或者開(kāi)始發(fā)售。執行管理人員和系統規劃人員在評估系統解決方案時(shí)應認真考慮平臺效應、IP重用以及 FPGA工藝技術(shù)優(yōu)勢。

Altera與主要的 CPU供應商 ARM、Intel和 MIPS合作，為 SoC FPGA器件和軟核 CPU解決方案提供公共 FPGA平臺。這種合作關(guān)系能夠實(shí)現業(yè)界應用最廣泛的CPU體系結構及其輔助支撐系統，繼承相同的高級 FPGA設計流程，從而在這一平臺上增強了IP重用，提高了靈活性。這種集成方法實(shí)現了平臺效應，促進(jìn)了這一平臺以及支持CPU及其輔助支撐系統的增長(cháng)和發(fā)展。