詳細講解Vivado設計套件帶來(lái)的益處

簡(jiǎn)化工程變更單（ECO）

增量流量讓快速處理小的設計更改成為可能，每次更改后只需重新實(shí)現設計的一小部分，使迭代速度更快。它們還能在每個(gè)增量變化之后實(shí)現性能的表現，從而無(wú)需多個(gè)設計迭代。為此，Vivado設計套件還包括對一個(gè)流行的ISE FPGA編輯器工具的新的擴展，稱(chēng)為Vivado器件編輯器。Feist說(shuō)，在一個(gè)布局布線(xiàn)設計上使用Vivado器件編輯器，設計師現在有能力去做移動(dòng)單元，重新布線(xiàn)，連接一個(gè)寄存器輸出作為調試管腳，修改DCM或者查找表（LUT）的參數的工程變更單（ECO）——在設計周期的后期，無(wú)需通過(guò)返回設計重新綜合和實(shí)現。他說(shuō)，目前行業(yè)沒(méi)有任何其他FPGA設計環(huán)境可以提供這種級別的靈活性。

基于業(yè)界標準而打造

四年半前，當賽靈思開(kāi)始從頭打造Vivado設計套件的時(shí)候，架構打造的首要任務(wù)，就是用標準的設計環(huán)境代替專(zhuān)有格式。致力于打造一個(gè)開(kāi)放的環(huán)境，讓客戶(hù)能夠用EDA 工具和第三方IP 進(jìn)行擴展。例如，Vivado 設計套件可支持SDC（Synopsys 設計約束）、ARM AMBA AXI 4 IP互聯(lián)標準、IP-XACT IP封裝和交付標準，并且在新環(huán)境中提供了強大的互動(dòng)TCL 腳本功能。。

流程自動(dòng)化，非流程強制化

在Vivado 設計套件構建過(guò)程中，賽靈思工具團隊遵循這樣的原則“自動(dòng)化設計方式，不強制設計方式”。Feist 說(shuō)：“不管用戶(hù)用C、C++、SystemC、VHDL、Verilog、System Verilog、MATLAB 還是Simulink 開(kāi)始編程，也不管他們用的是我們的IP 還是第三方的IP，我們提供了一種實(shí)現所有流程自動(dòng)化，幫助客戶(hù)提高生產(chǎn)力的方法。我們還充分考慮到我們的用戶(hù)的各種技能水平和偏好，既能滿(mǎn)足需要全按鍵式流程的客戶(hù)的要求，也能滿(mǎn)足在設計流程的每一步都進(jìn)行分析的客戶(hù)的要求，甚至還能滿(mǎn)足那些認為用GUI 的是低手，喜歡用TCL 以命令行或批處理模式完成全部設計流程的客戶(hù)的要求。用戶(hù)能夠根據自己的特定需求，選用套件功能?！?P>為進(jìn)一步增強所有用戶(hù)的設計體驗，賽靈思在Vivado 設計套件中加入了某些奇妙的新功能，同時(shí)為深受客戶(hù)贊譽(yù)的FPGA 編輯器增加了芯片編輯器功能。

IP 封裝器、集成器和目錄

賽靈思的工具架構團隊把重點(diǎn)放在新套件專(zhuān)門(mén)的IP 功能設計上，以便于IP 的開(kāi)發(fā)、集成與存檔。為此，賽靈思開(kāi)發(fā)出了IP 封裝器、IP 集成器和可擴展IP 目錄三種全新的IP 功能。

Feist 表示：“今天很難找到不采用IP 的IC 設計。我們采用業(yè)界標準，提供專(zhuān)門(mén)便于IP 開(kāi)發(fā)、集成和存檔/維護的工具，這都有助于我們生態(tài)系統合作伙伴中的IP 廠(chǎng)商和客戶(hù)快速構建IP，提高設計生產(chǎn)力。目前已有20 多家廠(chǎng)商提供支持該最新套件的IP?！?P>采用IP 封裝器，賽靈思的客戶(hù)、賽靈思公司自己的IP 開(kāi)發(fā)人員和賽靈思生態(tài)環(huán)境合作伙伴可以在設計流程的任何階段將自己的部分設計或整個(gè)設計轉換為可重用的內核，這里的設計可以是RTL、網(wǎng)表、布局后的網(wǎng)表甚至是布局布線(xiàn)后的網(wǎng)表。IP 封裝器可以創(chuàng )建IP 的IP-XACT 描述，這樣用戶(hù)使用新型IP 集成器就能方便地將IP 集成到未來(lái)設計中。IP 封裝器在XML 文件中設定了每個(gè)IP 的數據。Feist 說(shuō)一旦IP 封裝完成，用IP 集成器功能就可以將IP 集成到設計的其余部分。

Feist 說(shuō)：“IP 集成器可以讓客戶(hù)在互聯(lián)層面而非引腳層面將IP 集成到自己的設計中?？梢詫P 逐個(gè)拖放到自己的設計圖（canvas）上，IP 集成器會(huì )自動(dòng)提前檢查對應的接口是否兼容。如果兼容，就可以在內核間劃一條線(xiàn)，然后集成器會(huì )自動(dòng)編寫(xiě)連接所有引腳的具體RTL?！?P>Feist 表示：“這里的重點(diǎn)是可以取出已用IP 集成器集成的四五個(gè)模塊的輸出，然后通過(guò)封裝器再封裝。這樣就成了一個(gè)其他人可以重新使用的IP。這種IP 不一定必須是RTL，可以是布局后的網(wǎng)表，甚至可以是布局布線(xiàn)后的網(wǎng)表模塊。這樣可以進(jìn)一步節省集成和驗證時(shí)間?！?P>第三大功能是可擴展IP 目錄，它使用戶(hù)能夠用他們自己創(chuàng )建的IP 以及賽靈思和第三方廠(chǎng)商許可的IP 創(chuàng )建自己的標準IP 庫。賽靈思按照IP-XACT 標準要求創(chuàng )建的該目錄能夠讓設計團隊乃至企業(yè)更好的組織自己的IP，供整個(gè)機構共享使用。Feist 稱(chēng)賽靈思系統生成器(System Generator) 和IP 集成器均已與Vivado 可擴展IP 目錄集成，故用戶(hù)可以輕松訪(fǎng)問(wèn)編目IP 并將其集成到自己的設計項目中。

Vivado 產(chǎn)品營(yíng)銷(xiāo)總監Ramine Roane指出：“以前第三方IP 廠(chǎng)商用Zip 文件交付的IP格式各異，而現在他們交付的IP，不僅格式統一，可立即使用，而且還與Vivado 套件兼容?！?